Dans un processeur, un banc de registres est une mémoire interne au processeur, dans laquelle sont rassemblés certains (voire la totalité) des registres du processeur. En anglais, on parle de register file.
Dans les microprocesseurs, les bancs de registres sont généralement réalisés à l'aide de RAM statique (bascules).
thumb|Banc de registre
Un bancs de registre contient une entrée d'adresse sur laquelle on place une suite de bits qui permet d'identifier le registre à sélectionner. Cette suite de bits n'est autre que le nom du registre en question. Sur les processeurs avec un banc de registres, on peut voir le nom d'un registre comme une sorte d'adresse permettant d'identifier un registre dans le banc de registres.
Il ne faut pas oublier que certains registres n'ont pas de noms : le Program Counter, le registre d'état, etc. Ceux-ci ne sont pas forcément rassemblés avec les autres registres et sont souvent intégrés dans des circuits spécialisés ou mis à part des autres registres. Ce n'est toutefois pas systématique : on peut placer ces registres dans un banc de registres, bien que ce soit rarement utilisé. Dans ce cas, les adresses dans le banc de registres seront plus longues que leurs noms pour permettre l'ajout de ces registres supplémentaires.
thumb|Banc de registre multiports
Les bancs de registre multiports disposent de plusieurs ports d'accès, afin de pouvoir lire ou écrire dans plusieurs registres à la fois. Ce n'est pas une obligation : certains bancs de registres n'ont qu'un seul port.
L'utilisation de plusieurs ports trouve sa justification dans le fait que les instructions d'un processeur ont souvent besoin de lire plusieurs opérandes pour faire leurs calculs. Par exemple, une addition va devoir additionner deux nombres, chacun dans un registre. Utiliser plusieurs ports permet ainsi à l'opération d'avoir tous ses opérandes disponibles le plus vite possible : on n'a pas besoin de charger ces opérandes un par un. Certains processeurs, les processeurs superscalaires, exécutent plusieurs instructions en même temps, et un banc de registre multiport est alors encore plus utile.
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Multiprocessors are a core component in all types of computing infrastructure, from phones to datacenters. This course will build on the prerequisites of processor design and concurrency to introduce
The goal of this lab is to get a working knowledge on the use of industrial state-of-the-art EDA (Electronic Design Automation) tools and design kits for the design of analog and digital integrated ci
The course studies techniques to exploit Instruction-Level Parallelism (ILP) statically and dynamically. It also addresses some aspects of the design of domain-specific accelerators. Finally, it explo
Xeon Phi was a series of x86 manycore processors designed and made by Intel. It was intended for use in supercomputers, servers, and high-end workstations. Its architecture allowed use of standard programming languages and application programming interfaces (APIs) such as OpenMP. Xeon Phi launched in 2010. Since it was originally based on an earlier GPU design (codenamed "Larrabee") by Intel that was cancelled in 2009, it shared application areas with GPUs.
La microarchitecture Bulldozer d'AMD, commercialisée à partir de 2011, fait suite à la microarchitecture K10 introduite fin 2007. Les processeurs l'utilisant seront d'abord gravés en . Nouvelle organisation des cœurs : AMD fusionne deux cœurs en un « module », une architecture entre double cœur et SMT (simultaneous multithreading). Une partie des composants sont mutualisés (les unités de calcul sur entiers passent de 3 par cœur K10 à 4 par module Bulldozer, l'unité de calcul en virgule flottante est utilisable par tous les threads d'un module, le cache mémoire de niveau 2 et d'autres composants sont communs).
The Alpha 21264 is a Digital Equipment Corporation RISC microprocessor launched on 19 October 1998. The 21264 implemented the Alpha instruction set architecture (ISA). The Alpha 21264 is a four-issue superscalar microprocessor with out-of-order execution and speculative execution. It has a peak execution rate of six instructions per cycle and could sustain four instructions per cycle. It has a seven-stage instruction pipeline. At any given stage, the microprocessor could have up to 80 instructions in various stages of execution, surpassing any other contemporary microprocessor.
Approaches to Ukraine’s wartime and anticipated post-war reconstruction and recovery, united under a general slogan of ‘build back better’, are currently reflected in multiple policies, regulations, planning tools and data registers, as well as showcased t ...
2023
, , ,
Large dataflow designs are a result of behavioral specification of modern complex digital systems and/or a result of unfolding and transforming looped and branched programs. Since deep-submicron silicon technology provides large amounts of available resour ...
SPRINGER2020
Embedded systems are deployed in security critical environments and have become a prominent target for remote attacks. Microcontroller-based systems (MCUS) are particularly vulnerable due to a combination of limited resources and low level programming whic ...