Bulldozer (microarchitecture)La microarchitecture Bulldozer d'AMD, commercialisée à partir de 2011, fait suite à la microarchitecture K10 introduite fin 2007. Les processeurs l'utilisant seront d'abord gravés en . Nouvelle organisation des cœurs : AMD fusionne deux cœurs en un « module », une architecture entre double cœur et SMT (simultaneous multithreading). Une partie des composants sont mutualisés (les unités de calcul sur entiers passent de 3 par cœur K10 à 4 par module Bulldozer, l'unité de calcul en virgule flottante est utilisable par tous les threads d'un module, le cache mémoire de niveau 2 et d'autres composants sont communs).
Excavator (microarchitecture)AMD Excavator Family 15h is a microarchitecture developed by AMD to succeed Steamroller Family 15h for use in AMD APU processors and normal CPUs. On October 12, 2011, AMD revealed Excavator to be the code name for the fourth-generation Bulldozer-derived core. The Excavator-based APU for mainstream applications is called Carrizo and was released in 2015. The Carrizo APU is designed to be HSA 1.0 compliant. An Excavator-based APU and CPU variant named Toronto for server and enterprise markets was also produced.
Instructions par cycleEn architecture d'ordinateur, instructions par cycle d'horloge (instruction par cycle ou IPC) est un terme utilisé pour décrire un aspect de la performance d'un microprocesseur : le nombre moyen d'instructions exécutées pour chaque cycle du signal d'horloge. À ne pas confondre avec le nombre de cycles par instruction. Le nombre d'instructions par seconde d'un processeur peut être déterminé en multipliant l'IPC par la fréquence d'horloge (mesuré en cycles par seconde ou hertz) du microprocesseur en question.
