VLIW: Processeurs programmés dynamiquement

Cette séance de cours couvre les processeurs Very Long Instruction Word (VLIW), en mettant l'accent sur les processeurs supercalaires programmés dynamiquement et les défis qu'ils présentent, tels que la complexité de l'horaire, la vérification de la conception et le ballonnement de code. Il explique la différence entre les processeurs programmés statiquement et dynamiquement, les limites de VLIW en termes de Parallélisme Instruction-Niveau (ILP), et les techniques comme le déroulement de boucle pour améliorer ILP. La séance de cours traite également de l'impact du bloom du code VLIW, de l'incompatibilité binaire et des compromis entre les optimisations logicielles et matérielles. Il conclut en comparant les processeurs VLIW avec les processeurs standard de pipeline et de superscalar, en mettant en évidence leurs forces et leurs faiblesses.