Architecture de processeur et conception de système

Cette séance de cours couvre les éléments de l'architecture du processeur RISC, de l'architecture du système informatique et des principaux blocs de construction des microcontrôleurs. Il explique en détail le chemin des données, le contrôle, l'accès à la mémoire et les phases d'exécution. La séance de cours traite également du mode pipeline, des dangers du pipeline et des avantages de l'architecture du processeur RISC par rapport au CISC. En outre, il explore la communication entre un microprocesseur et les périphériques, l'assemblage et le démontage des instructions, et l'architecture de la mémoire des microcontrôleurs. L'importance d'une mémoire de programme et de données séparée, ainsi que l'architecture d'un système informatique, sont soulignées. La session se termine par un résumé des concepts clés discutés.