Circuits logiques synchrones : modélisation et optimisation

Cette séance de cours couvre des circuits logiques synchrones, y compris l'interconnexion de portes logiques combinatoires et d'éléments à retard synchrones. Il explique la modélisation dans les langages matériels, les modèles basés sur létat et la minimisation de létat pour les machines à états finis complètement spécifiées et incomplètement spécifiées. Linstructeur discute des techniques doptimisation, telles que lencodage détat et le retiming, et le modèle formel de la machine à létat fini. Des exemples illustrent les processus de minimisation des états et les implications de compatibilité. La séance de cours se termine par des discussions sur les classes de compatibilité maximale, les classes de compatibilité principale et l'encodage d'état pour l'optimisation de zone dans les machines à états finis.