NIOS II - Bus d'Avalon

Cette séance de cours couvre l'architecture d'un système intégré sur FPGA, mettant l'accent sur le processeur softcore NIOS II et l'Avalon Bus. Les sujets abordés comprennent la conception d'interfaces spécifiques, la structure du processeur NIOS II et les principes du tissu Avalon Switch. La séance de cours traite également des gains de performance obtenus grâce à des instructions personnalisées et des accélérateurs matériels. En outre, il explore l'architecture informatique sur FPGA, l'architecture SOPC et l'exemple système sur FPGA. La séance de cours conclut en soulignant les avantages et les inconvénients d'une architecture softcore pour les systèmes embarqués.

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Séances de cours associées (464)

Concepts associés (180)

CS-476: Embedded system design

Hardware-software co-design is a well known concept in embedded system design.It is also a concept required in designing FPGA-accelerators in data-centers.This course teaches how to transform algorith

Atlantic slave trade

The Atlantic slave trade or transatlantic slave trade involved the transportation by slave traders of enslaved African people, mainly to the Americas. The outfitted European slave ships of the slave trade regularly used the triangular trade route and its Middle Passage, and existed from the 16th to the 19th centuries. The vast majority of those who were transported in the transatlantic slave trade were people from Central and West Africa who had been sold by West African slave traders to mainly Portuguese, British, Spanish, Dutch, and French slave traders.

Adresse IP

Une adresse IP (Internet Protocol) est un numéro d'identification unique attribué de façon permanente ou provisoire à chaque périphérique faisant partie d'un même réseau informatique utilisant l'Internet Protocol. L'adresse IP est à l'origine du système d'acheminement (le routage) des paquets de données sur Internet. Il existe deux grandes versions d'adresses IP : la version 4 (IPv4) codée sur , et la version 6 (IPv6) codée sur .

Esclavage

vignette|redresse=0.7|L'Esclave rebelle, Michel-Ange, . vignette|redresse=0.7|Jeune esclave noir, bronze trouvé à Fayum (près de Memphis), Égypte, - s. av. J.-C. vignette|Fers d'esclave. vignette|Esclaves sur le pont d'un navire, vers 1900. L'esclavage est un système juridique et social qui applique le droit de propriété aux individus, dits esclaves. Par opposition un individu ne faisant pas l'objet d'un tel droit de propriété est dit libre. Le propriétaire d'un esclave est quant à lui appelé maître.

Donnée

Une donnée est ce qui est connu et qui sert de point de départ à un raisonnement ayant pour objet la détermination d'une solution à un problème en relation avec cette donnée. Cela peut être une description élémentaire qui vise à objectiver une réalité, le résultat d'une comparaison entre deux événements du même ordre (mesure) soit en d'autres termes une observation ou une mesure. La donnée brute est dépourvue de tout raisonnement, supposition, constatation, probabilité.

Adresse IPv6

Une adresse IPv6 est une adresse IP de la version 6 du protocole Internet (IPv6). IPv6 a été principalement développé en réponse à la demande d'adresses qu'IPv4 ne permettait plus de contenter. Une adresse IPv6 contient 128 bits, contre 32 bits pour IPv4. On dispose ainsi de 2128 ≈ 3,4 × 1038 = 340 sextillions d'adresses IPv6, contre 232 ≈ d'adresses IPv4. Le développement rapide d'Internet a conduit à la pénurie du nombre d'adresses IPv4 disponibles. Une adresse IPv6 est longue de 128 bits, soit 16 octets, contre 32 bits, soit 4 octets, pour IPv4.

Mémoire cache CS-208: Computer architecture I

Explore la conception de mémoire cache, les succès, les ratés et les politiques d'expulsion dans les systèmes informatiques, en mettant l'accent sur la localité spatiale et temporelle.

Mémoires : Evolution et types CS-208: Computer architecture I

Explore l'évolution et la taxonomie des souvenirs, en se concentrant sur les différences SRAM et DRAM, la disposition de la mémoire et la taxonomie fonctionnelle.

Interruptions parallèles de Port & Nios II CS-476: Embedded system design

Couvre la conception d'une interface de port parallèle programmable pour un bus Avalon et l'architecture du processeur Nios II.

Capture directe et caches de l'annexe CS-208: Computer architecture I

Couvre les caches en format direct et annexe dans l'architecture informatique, expliquant la structure du cache, les modèles d'accès, les taux de succès et les calculs de latence.

Hiérarchie de la mémoire et performance de cache CS-208: Computer architecture I

Explore la mémoire virtuelle, les tables de pages, le TLB et la mémoire cache dans les systèmes informatiques.