Cette séance de cours fournit une vue d'ensemble approfondie de la programmation Field Programmable Gate Arrays (FPGAs) à l'aide de systèmes Speedgoat. Il commence par une explication de ce qu'est un FPGA, en soulignant ses capacités de traitement parallèle par rapport aux microcontrôleurs. L'instructeur discute du processus de synthèse, qui consiste à convertir un modèle Simulink en code HDL que le FPGA peut comprendre. Les étapes clés comprennent la création d'un modèle simplifié, la génération de code HDL et la synthèse d'un flux binaire à l'aide d'outils tels que Xilinx Vivado. La séance de cours souligne l'importance de pratiques de conception efficaces, telles que l'évitement des opérations complexes sur le FPGA et l'utilisation de tranches DSP pour les tâches de traitement du signal numérique. En outre, l'instructeur couvre la pipeline adaptative et le délai de propagation, expliquant comment gérer les problèmes de synchronisation dans les conceptions FPGA. Des exemples pratiques sont fournis, notamment la création d'un modèle Simulink pour un générateur d'ondes carrées et l'acquisition de signaux. La séance de cours se termine par une discussion sur les meilleures pratiques pour optimiser les performances du FPGA et assurer une mise en œuvre réussie.