Séance de cours

Évolution de la mémoire : de la DRAM à la SRAM

Description

Cette séance de cours traite de l'augmentation historique des cellules mémoire par puce, suivant la loi de Moore, et le développement exponentiel de la SRAM et de la DRAM. Il couvre l'importance de la mémoire dans les architectures de circuits intégrés modernes, l'augmentation spectaculaire du temps d'essai et les modèles fonctionnels de la mémoire. La séance de cours explore les architectures de SRAM et de DRAM, la notation de test de mars et divers types de défauts de mémoire tels que SAF, TF, DRF, CF et NPSF. Il explore également les tests de retard de trajectoire robustes, les tests Ippo et les limites des tests IDDQ, fournissant des informations sur les concepts de test avancés et la nécessité de tester dans les systèmes VLSI.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.