Circuits logiques numériques : éléments de mémoire et logique séquentielle
Graph Chatbot
Chattez avec Graph Search
Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.
AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.
Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.
Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.
Couvre les principes de la conception synchrone RTL, des circuits numériques personnalisés, de la visualisation des diagrammes Y, des classes de signaux et de la gestion de la hiérarchie.
Discute des techniques de synthèse logique pour concevoir des circuits numériques efficaces à partir de descriptions fonctionnelles et de tables de vérité.
Explore la mise en œuvre de portes logiques dans le matériau semi-conducteur, en se concentrant sur les technologies TTL et CMOS, les circuits intégrés, les dangers, les horloges, les bascules D et le débouncing des commutateurs.
