Publication

Vertically-stacked gate-all-around polysilicon nanowire FETs with sub-μm gates patterned by nanostencil lithography

Publications associées (54)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Vertically-stacked gate-all-around polysilicon nanowire FETs with sub-μm gates patterned by nanostencil lithography

Graph Chatbot

Chattez avec Graph Search

Multi-gate Si nanowire MOSFETs

Beyond Scaling

Polarity Control in Double-Gate, Gate-All-Around Vertically Stacked Silicon Nanowire FETs

Physical Synthesis onto Sea-of-Tiles with Double-Gate Silicon Nanowire Transistors

Field-Effect Transistors Based on ZnO Nanowires

In-IC Strategies for 3D Devices in Bulk Silicon

Self-Assembled Liquid-Gated Zinc Oxide Nanowire Transistors

Polysilicon Nanowire Transistors and Arrays Fabricated With the Multispacer Technique

Memristive Devices Fabricated with Silicon Nanowire Schottky Barrier Transistors

From oxide surface to organic transistor properties: the nature and the role of oxide gate surface defects