Publication

Exploiting Dynamic Timing Margins in Microprocessors for Frequency-Over-Scaling with Instruction-Based Clock Adjustment

Publications associées (40)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

Exploiting Dynamic Timing Margins in Microprocessors for Frequency-Over-Scaling with Instruction-Based Clock Adjustment

Graph Chatbot

Chattez avec Graph Search

Low-Power Circuits and Systems Design for Data Acquisition and Transmission in a Wireless Cortical Implant

Power-Efficient Pipelined Analog-to-Digital Converter Architectures for Advanced CMOS Technologies

Wide-Range Dynamic Power Management in Low-Voltage Low-Power Subthreshold SCL

TamaRISC-CS: An Ultra-Low-Power Application-Specific Processor for Compressed Sensing

Pipeline Synthesis and Optimization of FPGA-based Video Processing Applications with CAL

Process-induced skew variation for scaled 2-D and 3-D ICs

Stall Power Reduction in Pipelined Architecture Processors

Deep-submicron embedded processor architectures for high-performance, low-cost and low-power

Multi-unit global energy management and optimization for network-on-chip applications

A standard CMOS multi-channel single-chip receiver for multi-gigabit optical data communications