Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur Graph Search.
OMAP était une famille de systèmes sur puces fabriqués par Texas Instruments jusqu'en 2012. Elle était basée sur une architecture ARM à faible consommation orientée notamment vers les applications multimédias pour systèmes embarquées portables et mobiles. Son développement a été effectué en France, dans le centre de R&D à Villeneuve-Loubet en région PACA. Architecture ARM9 avec jeu d'instructions ARMv4 OMAP1710 - 220 MHz ARM926TEJ + C55x DSP OMAP1621 - 204 MHz ARM926 + C55x DSP + 2MB Internal SRAM OMAP1612 - 204 MHz ARM926TEJ + C55x DSP OMAP1611 - 204 MHz ARM926EJ-S + C55x DSP OMAP1610 - 204 MHz ARM926EJ-S + C55x DSP OMAP1510 - 168 MHz ARM925T (TI-enhanced) + C55x DSP Année 2003 Cache niveau 1 : 8KB pour les données et 16KB pour les instructions Taille du chipset : Principaux Appareils : HP iPAQ h6340 (Pocket PC Phone Édition) OMAP5910 - ARM9 + C55x DSP OMAP5912 - ARM9 + C55x DSP Architecture ARM Cortex-A8 avec jeu d'instructions ARMv7-A La série OMAP36x est la version gravée en 45nm et avec des fréquences supérieures de la série OMAP34x (gravée en 65nm) OMAP 36xx: OMAP3640 - 1 GHz ARM Cortex A8 + 430 MHz C64x+ DSP + PowerVR SGX530 GPU + ISP (Image Signal Processor) OMAP3630 - 720 MHz ARM Cortex A8 + 430 MHz C64x+ DSP + PowerVR SGX530 GPU + ISP (Image Signal Processor) OMAP3620 - 720 MHz ARM Cortex A8 + 430 MHz C64x+ DSP + PowerVR SGX530 GPU + ISP (Image Signal Processor) OMAP3610 - 720 MHz ARM Cortex A8 + 430 MHz C64x+ DSP OMAP 35xx: OMAP3530 - 600 MHz ARM Cortex A8 + 430 MHz C64x+ DSP + PowerVR SGX530 GPU + ISP (Image Signal Processor) Utilisé dans la console Pandora ou la BeagleBoard OMAP3525 - 600 MHz ARM Cortex A8 + 430 MHz C64x+ DSP + ISP (Image Signal Processor) OMAP3515 - 600 MHz ARM Cortex A8 + PowerVR SGX530 GPU + ISP (Image Signal Processor) OMAP3503 - 600 MHz ARM Cortex A8 Années : 2007/2008 Cache niveau 1 (ARM) : 16 KB pour les données et 16 KB pour les instructions Cache niveau 2 (ARM) : 256 KB Cache niveau 1 (DSP) : 112 KB Cache niveau 2 (DSP) : 96 KB Taille du chipset : .
Edoardo Charbon, Francesco Piro
David Atienza Alonso, Marina Zapater Sancho, Alexandre Sébastien Julien Levisse, William Andrew Simon, Yasir Mahmood Qureshi