Framebuffer | EPFL Graph Search

Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?

Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur GraphSearch.

Découvrez-en plus sur les applications Graph.

thumb|400px|Photo d'un framebuffer SUN TGX. Un framebuffer (soit en français tampon de trame ou mémoire d'image) est un équipement de sortie vidéo qui commande un affichage vidéo à partir d'un tampon mémoire contenant une trame complète de données. Les informations dans le tampon mémoire sont en général les valeurs des composantes de couleurs pour chaque pixel (chaque point à afficher sur l'écran). Les valeurs sont habituellement mémorisées sous les formats 1-bit monochrome, 4-bit palettisées, 8-bit palettisées, 16-bit highcolor ou 24-bit truecolor (vraies couleurs). Un canal alpha (alpha channel) est parfois utilisé pour l'information de transparence associée à chaque pixel. La quantité de mémoire nécessaire à la commande d'un framebuffer dépend de la résolution, de la profondeur de couleur (color depth) et de la taille de la palette. Les framebuffer diffèrent significativement des affichages graphiques vectoriels (vector graphics displays) qui étaient communément utilisés avant l'a

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées

Chargement

Personnes associées

Chargement

Unités associées

Chargement

Concepts associés

Chargement

Cours associés

Chargement

Séances de cours associées

Chargement

Résumé

Source officielle

À propos de ce résultat

Publications associées (6)

Publications associées

Chargement

Personnes associées

Chargement

Unités associées

Chargement

Concepts associés (29)

Concepts associés

Chargement

Cours associés (4)

Cours associés

Chargement

Séances de cours associées (5)

Séances de cours associées

Chargement

Overview of the JPEG XS core coding system subjective evaluations

Touradj Ebrahimi, Benoît Macq, Jakub Pospisil, Irene Viola

The JPEG committee (Joint Photographic Experts Group, formally known as ISO/IEC SC29 WG1) is currently in the process of standardizing JPEG XS, a new interoperable solution for low-latency, lightweight and visually lossless compression of image and video. This codec is intended to be used in applications where content would usually be transmitted or stored in uncompressed form such as in live production, display links, virtual and augmented reality, self driving vehicles or frame buffers. It achieves bandwidth and power reduction for transparent and low latency coding for compression ratios ranging from 2:1 to 6:1. The subjective assessment of the impact of visually lossless compression poses particular challenges. This paper describes the subjective quality evaluation conducted on the JPEG XS core coding system. In particular, it details the test procedures and compares the results obtained by the different evaluation laboratories involved in the standardization effort.

Spie-Int Soc Optical Engineering2018

Chargement

EZ-Flow: Removing Turbulence in IEEE 802.11 Wireless Mesh Networks without Message Passing

Adel Aziz, Alaeddine El Fawal, David Starobinski, Patrick Thiran

Recent analytical and experimental work demonstrate that IEEE 802.11-based wireless mesh networks are prone to turbulence. Manifestations of such turbulence take the form of large buffer build-up at relay nodes, end-to-end delay fluctuations, and traffic congestion. In this paper, we propose and evaluate a novel, distributed flow-control mechanism to address this problem, called EZ-flow. EZ-flow is fully compatible with the IEEE 802.11 standard (i.e., it does not modify headers in packets), can be implemented using off-the-shelf hardware, and does not entail any communication overhead. EZ-flow operates by adapting the minimum congestion window parameter at each relay node, based on an estimation of the buffer occupancy at its successor node in the mesh. We show how such an estimation can be conducted passively by taking advantage of the broadcast nature of the wireless channel. Real experiments, run on a 9-node testbed deployed over 4 different buildings, show that EZ-flow effectively smoothes traffic and improves delay, throughput, and fairness performance. We further corroborate these results with a mathematical stability analysis and extensive ns-2 simulations run for different traffic workloads and network topologies.

2009

Chargement

A Study on Buffer Distribution for RRAM-based FPGA Structure

Somayyeh Rahimian Omam, Xifan Tang

2015

Chargement

Processeur graphique

Un processeur graphique, ou GPU (de l'anglais Graphics Processing Unit), également appelé coprocesseur graphique sur certains systèmes, est une unité de calcul assurant les fonctions de calcul d'imag

Infographie

L'infographie est le domaine de la création d' assistée par ordinateur. Cette activité est liée aux arts graphiques. Les études les plus courantes passent par les écoles publiques ou privées se situ

Graphisme 2D

Le graphisme 2D, ou graphisme en deux dimensions, est la génération par le biais d'un ordinateur, d' principalement issues de modèles en deux dimensions (tels que des modèles géométriques en 2D, des

EE-334: Digital systems design

Students will acquire basic knowledge about methodologies and tools for the design, optimization, and verification of custom digital systems/hardware. They learn how to design synchronous digital circuits on register transfer level, analyse their timing and implement them in VHDL and on FPGAs.

EE-390(a): Lab on hardware-software digital systems codesign

During the course, we cover the design of multi-core embedded systems running Linux on an FPGA. Students learn how to develop hardware-software co-design solutions for complex tasks using high-level synthesis languages. We cover debugging co-designed embedded systems with integrated logic analyzers.

CS-307: Introduction to multiprocessor architecture

Multiprocessors are a core component in all types of computing infrastructure, from phones to datacenters. This course will build on the prerequisites of processor design and concurrency to introduce the essential technologies required to combine multiple processing elements into a single computer.