Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur GraphSearch.
Concept
AMD K6
Résumé
Le K6 est un microprocesseur x86, construit par AMD, qui remplaça le K5. Lancé le , cadencé à 166 et , le K6 est basé sur le design du microprocesseur Nx686 que NexGen concevait quand cette société fut rachetée par AMD.
Il a été suivi le de versions à et .
Il dispose d'une FPU intégrée, de de mémoire cache de niveau 1 et des instructions MMX d'Intel et se connecte sur un connecteur de type Socket 7 (bus ) ou SuperSocket 7 (bus ).
Le K6 a été décliné en différentes versions au long de sa carrière :
La première génération, nommée K6, utilise une finesse de gravure de , une fréquence de bus de , fonctionne à des fréquences de 166, 200, ou .
La seconde génération, lancée le deuxième trimestre 1998, surnommée Littlefoot, reprend les caractéristiques du premier, mais avec une finesse de gravure réduite à , lui permettant de fonctionner plus vite. Au départ, sa fréquence de fonctionnement est de . La dernière version sortie en atteignait .
La troisième génération, surnommée Chomper et commercialement nommée K6-2, utilise toujours une gravure de , mais fonctionne sur un bus de 95 ou . Elle a été déclinée dans les versions 300, 333, 350, 380, 400, 450, 475, 500, 533 et . Une des évolutions majeures du K6-2 a été l'introduction d'un jeu d'instructions SIMD nommé 3DNow!, reprenant le principe du MMX mais pour les calculs sur les nombres à virgule flottante.
La quatrième génération, surnommée Sharptooth et commercialement appelée K6-III, reprend toutes les caractéristiques du K6-2, mais y ajoute un cache de second niveau de . Le cache de la carte mère devient alors un cache de niveau 3. Ce fut le processeur le plus puissant disponible pour le SuperSocket 7. La fréquence était de 400 ou .
AMD a sorti pour les ordinateurs portables deux versions gravées en , nommées K6-2+ et K6-III+, équipées respectivement de et de cache de niveau 2.
Gravure :
millions de transistors
L1-Cache : 32 + 32 KB (Data + Instructions)
MMX
Socket 7
Front side bus :
Date de sortie :
VCore : 2.9 V (166/200) 3.2/3.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.