Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
Introduit les bases de la conception physique dans la conception des puces VLSI, en mettant l'accent sur les caractéristiques de mise en page, le câblage d'alimentation et l'optimisation de la disposition des portes.
Couvre les principes de base et l'architecture des FPGA (Field Programmable Gate Arrays) et leurs options de mise en œuvre pour les circuits numériques.
Explique le fonctionnement du transistor MOS dans les régions de triode et de saturation, en mettant l'accent sur la transconductivité et la disposition.
