Séance de cours

Semicustom RTL Design: Backend

Description

Cette séance de cours couvre le flux de conception backend dans la conception ASIC semi-custom, à partir de la description RTL aux données de conception physique. Il explique le processus de construction de puces à partir d'IP et de cellules standard, en mettant l'accent sur les contraintes de synchronisation et la planification de l'alimentation. La séance de cours détaille les étapes impliquées dans le flux de conception du backend, telles que la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif. Il traite également de la planification au sol, de la détermination de la zone centrale, du placement des macros, de la planification de l'alimentation et de la distribution de l'horloge. L'importance des directives de placement des macros, des cartes de congestion, du routage global, de la synthèse de l'arbre d'horloge et du routage détaillé est mise en évidence.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.