Concept
High-level synthesis
Séances de cours associées (46)
Matériel Description Langues
Explore l'histoire et l'importance des langages de description de matériel dans l'automatisation des processus de conception et la description du matériel parallèle.
Vérification formelle et synthèse des programmes
Par l’instructeur Viktor Kuncak explore les activités de vérification formelle, de synthèse de programme et d’enseignement à l’EPFL.
Bibliothèques encodées par l'ADN
Explore les bibliothèques encodées en ADN pour la découverte de médicaments, couvrant les techniques de synthèse, les avantages et les inconvénients, et diverses méthodes de DEL.
Des algorithmes aux architectures
Explore la transition des algorithmes aux architectures matérielles dans la conception de systèmes numériques, couvrant les architectures isomorphes, l'implémentation VHDL et les métriques d'efficacité matérielle.
Conception RTL semi-personnalisée: flux de conception et cellules standard
Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Générer une IP mémoire dans Vivado
Montre comment générer une mémoire à deux ports dans Vivado pour le contrôleur VGA et le générateur Mandelbrot.
Semicustom RTL Design: Backend
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
Effets LED avec support IP et HW personnalisé
Explore la conception d'effets LED avec une prise en charge IP et matérielle personnalisée, couvrant des sujets tels que la modulation de luminosité LED, le flux de conception XILINX Vivado et la connexion de ports de haut niveau aux broches FPGA.
Conception de systèmes numériques: Aperçu du cours
Couvre l'organisation, l'orientation, la méthodologie et les outils utilisés dans la conception des systèmes numériques.
Utiliser EMACS pour éditer VHDL
Couvre les bases de l'utilisation d'EMACS pour l'édition de code VHDL.