thumb|Ports PCI Express: du haut en bas x4, x16, x1 et x16 comparés à un port PCI (en bas). L'interface PCI (de l'anglais Peripheral Component Interconnect) est un standard de bus local (interne) permettant de connecter des cartes d'extension sur la carte mère d'un ordinateur. L'un des intérêts du bus PCI est que deux cartes PCI peuvent dialoguer entre elles sans passer par le processeur. La spécification de ce bus est initialement due à Intel, qui a commencé à y travailler vers 1990 à cause d'un problème de bande passante sur les PC de l'époque et d'autres problèmes inhérents aux différents bus alors présents. À la sortie du 386 (le premier x86 32 bits), IBM avait décidé de créer un nouveau bus propriétaire pour les PC ; le bus MCA. Pour avoir une carte mère avec un bus , il fallait payer des redevances à IBM. Les fabricants de compatible-PC décidèrent de ne pas suivre IBM et restèrent temporairement avec le bus ISA qui lui était libre de droits, mais ne permettait de communiquer qu'en . PCI 1.0 La version 1.0 du PCI est présentée le et la 2.0 le . La première implémentation date de 1994 sur des cartes mères pour processeur Intel 80486. À partir de là, le bus PCI remplace rapidement les autres bus 32 bits déjà présents, comme le bus EISA ou encore le VLB. PCI 2.1 La révision 2.1, incluant les spécifications pour les bus à , sort en 1995. Depuis, l'évolution des spécifications du bus PCI, ainsi que celles du bus AGP et du PCI Express sont gérées par un groupe d'intérêt, le (PCI-SIG), ouvert aux industriels. Depuis 2004, pour les périphériques rapides (tel que les cartes graphiques), le bus PCI (ainsi que l'AGP) est remplacé par une version plus petite et plus rapide : le PCI Express. La spécification du bus PCI décrit la taille du bus (dont l'espacement des conducteurs), les caractéristiques électriques, les chronogrammes du bus et les protocoles. Il existe plusieurs variantes de ce bus : PCI 1.0 ; PCI 2.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Cours associés (5)
CS-307: Introduction to multiprocessor architecture
Multiprocessors are a core component in all types of computing infrastructure, from phones to datacenters. This course will build on the prerequisites of processor design and concurrency to introduce
CS-473: System programming for Systems-on-chip
To efficiently program embedded systems an understanding of their architectures is required. After following this course students will be able to take an existing SoC, understand its architecture, and
CS-471: Advanced multiprocessor architecture
Multiprocessors are basic building blocks for all computer systems. This course covers the architecture and organization of modern multiprocessors, prevalent accelerators (e.g., GPU, TPU), and datacen
Afficher plus
Séances de cours associées (33)
NIOS II - Bus d'Avalon
Explore le processeur softcore NIOS II et le bus Avalon dans les systèmes embarqués FPGA.
Ordinateurs de bord : microprocesseurs et microcontrôleurs
Couvre les systèmes avioniques spatiaux, les architectures et les processeurs, en mettant l'accent sur les ordinateurs embarqués et les microprocesseurs.
Programmation parallèle de données : Processeurs vectoriels et SIMD
Explore la programmation parallèle aux données avec les processeurs vectoriels et SIMD, et présente MapReduce, Pregel et TensorFlow.
Afficher plus
Publications associées (33)

IIBLAST: Speeding Up Commercial FPGA Routing by Decoupling and Mitigating the Intra-CLB Bottleneck

Mirjana Stojilovic, Stefan Nikolic, Shashwat Shrivastava

We identified that in modern commercial FPGAs, routing signals from the general interconnect to the configurable logic blocks (CLBs) through a very sparse input interconnect block (IIB) represents a significant runtime bottleneck. This is despite academic ...
2023

A 500 x 500 Dual-Gate SPAD Imager With 100% Temporal Aperture and 1 ns Minimum Gate Length for FLIM and Phasor Imaging Applications

Edoardo Charbon, Claudio Bruschini, Andrei Ardelean, Paul Mos, Arin Can Ülkü, Michael Alan Wayne

In this article, we report on SwissSPAD3 (SS3), a 500 x 500 pixel single-photon avalanche diode (SPAD) array, fabricated in 0.18-mu m CMOS technology. In this sensor, we introduce a novel dual-gate architecture with two contiguous temporal windows, or gate ...
IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC2022

Uncooperative Rendezvous in Space: Design of an Electronic Architecture for High Performance Avionic with Multi Sensor Input and Intensive Data Rate.

Michaël Yannick Juillard

Active Debris Removal missions consist of sending a satellite in space and removing one or more debris from their current orbit. A key challenge is to obtain information about the uncooperative target. By gathering the velocity, position, and rotation of t ...
EPFL2022
Afficher plus
Concepts associés (32)
PCI Express
Le PCI Express (Peripheral Component Interconnect Express), officiellement abrégé PCI-E ou PCIe est un standard de bus d'extension utilisé pour les échanges entre les cartes d'extension (cartes graphiques, SSD, disques durs, cartes réseau,...) et avec la carte mère d'un ordinateur. Développé par Intel et introduit en 2004, il supplante les standards antérieurs PCI, PCI-X et AGP. Par analogie avec le modèle OSI, le standard PCI Express spécifie une couche physique, dont un bus local, couramment appelé (« bus PCI express »), une couche liaison de données et une couche de transaction.
Bus ISA (Informatique)
Le bus ISA, de l'anglais Industry Standard Architecture, généralement abrégé en ISA, est un standard de bus informatique interne utilisé pour connecter des cartes d'extension à la carte mère d'un ordinateur. C'est un bus de largeur 16 bits, avec une fréquence d'horloge de . Il permet le bus mastering sur les seize premiers mégaoctets. Le bus ISA fut développé par IBM dans le cadre de la création du PC en 1981. À l'origine d'une largeur de 8 bits, celle-ci passe à en 1984, d'abord sous le nom bus AT.
Fond de panier
vignette|Carte de fond de panier Un fond de panier (en anglais backplane) est une carte ou un bâti sur laquelle plusieurs connecteurs sont disponibles pour la connexion d'autres cartes à un appareil. Ces connecteurs peuvent être reliés à des bus d'alimentation, de contrôle ou de communication. En informatique, les emplacements de cartes avec leurs connecteurs permettant d'intégrer un ensemble d'éléments périphériques s'appellent couramment slots. vignette|Fond de panier en câblage soudé vignette|Fond de panier câblage wrappé.
Afficher plus

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.