Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur Graph Search.
Concept
Processeur à jeu d'instructions réduit
Résumé
Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par un jeu d'instructions visant la rapidité d'exécution grâce à la facilité de décodage et d'exécution en pipeline des instructions machine.
À la fin des années 1980 et au début des années 1990, cette stratégie permet aux microprocesseurs RISC d'obtenir de meilleures performances que les architectures anciennes, de type CISC (de l'anglais complex instruction-set computer). En effet, les grandes différences de taille, de temps de décodage et de temps d'exécution des instructions s'opposaient à des optimisations de type dit « pipeline ».
La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était
thumb|Un processeur HP PA-RISC 7150.
À partir de 1970, la programmation symbolique s'était étendue et les machines s'étaient diversifiées. Certains programmes ont alors manifesté des temps d'exécution peu explicables. L'analyse des séquences de codes montra qu'une grande majorité des instructions disponibles étaient peu utilisées, du fait de la rareté ou de la non-détection des situations favorables. Ainsi, seul un jeu réduit d'instructions était réellement utilisé dans beaucoup de programmes.
L'architecture RISC avait fait le choix de limiter le jeu d'instructions, mais surtout leur format, à seulement quelques-unes, imposant à toutes une durée identique d'exécution. De cette manière, il était possible de lancer une nouvelle instruction à chaque cycle d'horloge : cela permettait d'utiliser la technique du « pipeline ». L'avantage de cette technique est que le processeur se comporte comme s'il y avait une instruction exécutée par cycle d'horloge. De plus, la division de chaque instruction en plusieurs étapes autorise une fréquence d'horloge plus grande puisque la profondeur combinatoire entre deux registres est diminuée. Ces deux caractéristiques ont pour conséquence une division du temps d'exécution pour toutes les instructions de base.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.