thumbnail|Le Motorola 68882, un coprocesseur arithmétique. Une unité de calcul en virgule flottante (UVF, en anglais floating-point unit, FPU) est une partie d'un processeur, spécialement conçue pour effectuer des opérations sur des nombres à virgule flottante. Tous les processeurs incorporent au moins l'addition, la soustraction et la multiplication. L'opération fused multiply–add (multiplication suivie d'une addition, avec un seul arrondi), requise par la norme IEEE 754 dans sa révision de 2008, est de plus en plus implémentée. Elle est très utile pour accélérer certains algorithmes. La plupart des processeurs incorporent également la division et la racine carrée, mais ces opérations peuvent aussi être implémentées efficacement en logiciel, comme sur Itanium. Quelques systèmes sont aussi capables d'exécuter des calculs plus complexes, comme des exponentielles ou des fonctions trigonométriques (comme les cosinus), mais de manière peu précise dans certains domaines. Le plus souvent, le processeur utilise un microcode pour émuler ces opérations. Cette microprogrammation est plus lente qu'un câblage, mais bien plus économique, moins dissipatrice d'énergie et surtout moins complexe. Pour donner un exemple, le Pentium avait une unité flottante microprogrammée. On peut d'ailleurs remarquer que le remplissage incomplet d'une table du microcode était à l'origine de son fameux bug. Les opérations en virgule flottante comme l'addition et la multiplication sont typiquement pipelinées, mais les opérations plus compliquées, comme la division, peuvent ne pas l'être. Quelques systèmes peuvent même avoir un, voire plusieurs circuit(s) dédié(s) à la division de nombre à virgule flottante. Du fait des limites de la technologie de l'époque, jusqu'au milieu des années 1990, il était normal que la FPU soit entièrement séparée du processeur dans les ordinateurs personnels. Cette FPU était alors placée dans un emplacement dédiée sur la carte mère de l'ordinateur.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Cours associés (15)
CH-334: Opération unitaire et technologie des procédés
L'étudiant sera capable de :
  • Définir et décrire les principales OpUnit.
  • Elaborer l'analyse critique d'une OpUnit, optimiser son fonctionnement selon les contraintes.
  • Emettre des recommandations
CS-476: Embedded system design
Hardware-software co-design is a well known concept in embedded system design.It is also a concept required in designing FPGA-accelerators in data-centers.This course teaches how to transform algorith
AR-476: UE U : Cartography
Teaching unit offering a critical method for mapping environmental aesthetics in architecture.
Afficher plus
Séances de cours associées (31)
Architectures VLIW: Compilateurs et parallélisme de niveau d'instruction
Couvre les architectures et les compilateurs VLIW, en se concentrant sur le parallélisme de niveau d'instruction et les techniques d'optimisation.
Génération de code : Exemples, WebAssembly
Couvre des exemples de génération de code et introduit le bytecode WebAssembly (WA) et le fonctionnement de la machine de pile.
Échangeurs de chaleur: Ingénierie des systèmes énergétiques
Couvre le rôle de l'énergie dans les opérations de l'unité de traitement et les exigences de transfert de chaleur.
Afficher plus
Publications associées (85)

Towards General-Purpose Decentralized Computing with Permissionless Extensibility

Enis Ceyhun Alp

Smart contracts have emerged as the most promising foundations for applications of the blockchain technology. Even though smart contracts are expected to serve as the backbone of the next-generation web, they have several limitations that hinder their wide ...
EPFL2024

A 16-bit Floating-Point Near-SRAM Architecture for Low-power Sparse Matrix-Vector Multiplication

David Atienza Alonso, Giovanni Ansaloni, Grégoire Axel Eggermann, Marco Antonio Rios

State-of-the-art Artificial Intelligence (AI) algorithms, such as graph neural networks and recommendation systems, require floating-point computation of very large matrix multiplications over sparse data. Their execution in resource-constrained scenarios, ...
2023

TiC-SAT: Tightly-coupled Systolic Accelerator for Transformers

David Atienza Alonso, Giovanni Ansaloni, Alireza Amirshahi, Joshua Alexander Harrison Klein

Transformer models have achieved impressive results in various AI scenarios, ranging from vision to natural language processing. However, their computational complexity and their vast number of parameters hinder their implementations on resource-constraine ...
2023
Afficher plus
Concepts associés (33)
Motorola 68040
Le Motorola 68040 est un microprocesseur CISC 32 bits de la famille m68k de Motorola, produit en 1990. Il succède au Motorola 68030 et précède le Motorola 68060. Le 68050 fut un projet abandonné, il était aux 68040 ce qu'étaient le 68030 au 68020, une gravure plus fine, et des mémoires caches plus importantes. Le 68040 est le premier membre de la famille 680x0 avec coprocesseur arithmétique incorporé. Il inclut toutes les fonctionnalités qui étaient autrefois externes, à savoir l'unité de calcul en virgule flottante et la MMU (qui fut ajoutée dans le 68030).
Instruction set architecture
In computer science, an instruction set architecture (ISA), also called computer architecture, is an abstract model of a computer. A device that executes instructions described by that ISA, such as a central processing unit (CPU), is called an implementation. In general, an ISA defines the supported instructions, data types, registers, the hardware support for managing main memory, fundamental features (such as the memory consistency, addressing modes, virtual memory), and the input/output model of a family of implementations of the ISA.
Execution unit
In computer engineering, an execution unit (E-unit or EU) is a part of the central processing unit (CPU) or graphics processing unit (GPU) that performs the operations and calculations forwarded from the instruction unit. It may have its own internal control sequence unit (not to be confused with the CPU's main control unit), some registers, and other internal units such as an arithmetic logic unit, address generation unit, floating-point unit, load–store unit, branch execution unit or some smaller and more specific components.
Afficher plus

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.