Cet article traite principalement du contrôle asynchrone dans les systèmes électroniques numériques. Dans un système synchrone, les opérations (instructions, calculs, logique, etc.) sont coordonnées par un ou plusieurs signaux d'horloge centralisés. Un système numérique asynchrone, en revanche, n'a pas d'horloge globale. Les systèmes asynchrones ne dépendent pas d'heures d'arrivée strictes des signaux ou des messages pour un fonctionnement fiable. La coordination est obtenue via des événements tels que: arrivée de paquets, changements (transitions) de signaux, protocoles de négociation et autres méthodes.
Les systèmes asynchrones - un peu comme les logiciels orientés objet - sont généralement construits à partir d '"objets matériels" modulaires, chacun avec des interfaces de communication bien définies. Ces modules peuvent fonctionner à des vitesses variables, que ce soit en raison d'un traitement dépendant des données, d'une mise à l'échelle dynamique de la tension ou d'une variation du processus . Les modules peuvent ensuite être combinés pour former un système fonctionnant correctement, sans référence à un signal d'horloge global. Généralement, une faible puissance est obtenue car les composants ne sont activés que sur demande. En outre, il a été démontré que plusieurs styles asynchrones étaient compatibles avec les interfaces synchronisées et prenaient ainsi en charge la conception à temps mixte. Par conséquent, les systèmes asynchrones répondent bien au besoin de méthodologies correctes par construction pour assembler des systèmes hétérogènes et évolutifs à grande échelle.
Il existe un large éventail de styles de design asynchrones, avec des compromis entre robustesse et performances (et d'autres paramètres tels que la puissance). Le choix du style de design dépend de la cible de l'application: fiabilité / facilité de conception par rapport à la vitesse. Les conceptions les plus robustes utilisent des « circuits insensibles au délai », dont le fonctionnement est correct quels que soient les délais de la porte et du fil ; toutefois, seuls des systèmes utiles limités peuvent être conçus avec ce style.
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Un circuit synchrone est un circuit électronique numérique qui fonctionne à un rythme dicté par une horloge. Cette horloge interne au processeur donne à intervalles réguliers une impulsion électrique simultanée (en première approximation) à tous les composants du processeur. Sa fréquence peut atteindre quelques gigahertz (GHz) pour des processeurs récents. Les ordinateurs personnels usuels sont munis de processeurs synchrones.
Couvre les défauts liés et non liés dans les systèmes VLSI, les algorithmes de test de mars, les chemins critiques et les tests de défaut de retard de chemin.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.
Explore l'analyse de synchronisation statique dans la conception du système numérique, couvrant les exigences de temps de configuration et de maintien, les chemins critiques et les conditions de synchronisation.
As an increase of intelligent and self-powered devices is forecasted for our future everyday life, the implementation of energy-autonomous devices that can wirelessly communicate data from sensors is crucial. Even though techniques such as voltage scaling ...
EPFL2019
,
The multitask diffusion LMS is an efficient strategy to simultaneously infer, in a collaborative manner, multiple parameter vectors. Existing works on multitask problems assume that all agents respond to data synchronously. In several applications, agents ...
Consensus protocols for asynchronous networks are usually complex and inefficient, leading practical systems to rely on synchronous protocols. This paper attempts to simplify asynchronous consensus by building atop a novel threshold logical clock abstracti ...