Défaillance du chemin d'accès

Cette séance de cours couvre le concept de défauts liés et non liés dans les systèmes VLSI, où les défauts liés peuvent se masquer les uns les autres, affectant les résultats des tests. Il explique également divers algorithmes de test de mars pour détecter les défauts, y compris MATS +, MARCH C-, et MARCH A. L'importance des tests irredundants et la complexité des tests de retard pour les circuits asynchrones sont discutés. La séance de cours se penche sur les retards de circuit, les chemins critiques et la détection des défauts de retard de chemin, soulignant la nécessité d'une génération de test robuste pour assurer la détection des défauts. En outre, la séance de cours introduit le concept de tests de retard de trajectoire non robustes et robustes, mettant en évidence la représentation efficace des transitions en utilisant une algèbre à cinq valeurs pour les tests de retard de trajectoire.