Couvre les défis de la compilation pour les processeurs de signaux numériques en raison de leurs caractéristiques architecturales uniques et des irrégularités.
Couvre l'ajout d'interruptions à un processeur et la mise en œuvre d'un répartiteur logiciel pour interrompre la manipulation avec des priorités fixes.
Couvre la modélisation des circuits logiques séquentiels en VHDL, y compris les processus, les instructions de contrôle, les tongs, les compteurs et les registres.
