Séance de cours

Circuits logiques séquentiels en VHDL

Description

Cette séance de cours couvre la modélisation de circuits logiques séquentiels en VHDL, se concentrant sur les processus, les instructions de contrôle, les tongs, les compteurs et les registres. Il explique les instructions séquentielles avancées dans VHDL, y compris l'utilisation de processus, le flux séquentiel et l'exécution parallèle. La séance de cours traite également des règles de fonctionnement des processus, de la syntaxe de l'instruction d'attente et des instructions de contrôle comme les structures IF, CASE et loop. En outre, il se penche sur la synthèse des tongs tels que RS, D et JK, ainsi que des compteurs comme modulo 10 et modulo N. La séance de cours se termine par la synthèse des registres de changement dans VHDL.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.