Fermi (architecture de carte graphique)

Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?

Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur GraphSearch.

Découvrez-en plus sur les applications Graph.

Fermi est le nom de code d'une architecture de carte graphique de la société NVidia. Les premières cartes, gravées en , sont sorties en mars 2010 et comportent plus de de transistors, soit plus qu'un micro-processeur courant. Certaines GeForce M disposent de processeurs gravés en au lieu de . NVidia sort la GTX 480, la première carte graphique à utiliser l'architecture Fermi avec le GF 100. Même si la carte est la plus puissante du moment elle souffre d'une surconsommation, de températures très élevées, tout en étant bruyante. À cause de ces inconvénients un des SM est désactivé. sortie de la GTX 580, par rapport au GF 100 de la GTX 480, son GF 110 dispose des 16 SM de Fermi, et de petites améliorations permettent de réduire un peu la consommation, et l'utilisation d'un refroidissement amélioré réduit les nuisances sonores. lancement de la GTX 590, une carte bi-GPU qui utilise deux GF 110. C'est la plus puissante carte utilisant l'architecture Fermi. arrêt de la fabrication des GTX 580 et abandon de l'architecture Fermi. On retrouve une puce gravée en organisée selon quatre GPC. Chaque GPC contient quatre SM qui contiennent diverses unités spécialisées (comme les unités de ROP ou de texture, par exemple). Une puce contient de ROP. Pour soutenir les SM, la puce propose deux niveaux de mémoire cache auxquels il faut ajouter la quantité de GDDR5. Le GPC ou Graphics Processing Cluster est l’équivalent d'un cœur d'un microprocesseur sauf qu'il est dépourvu de mémoire cache, il est constitué de quatre SM. Un SM peut contenir jusqu'à CUDA et quatre unités de textures dans la version la plus évoluée, ainsi que le premier niveau de mémoire cache. Chaque SM se dote d'un double scheduler. Le scheduler est une sorte de chef de gare qui va agencer et distribuer le travail en fonction de la charge et des unités disponibles. Chaque scheduler peut envoyer une instruction à à chaque cycle d'horloge. Le SM utilise le système de double cadencement qui multiplie par deux la fréquence des cœurs CUDA.

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées (21)

Personnes associées (1)

Unités associées (6)

Concepts associés (11)

Cours associés (3)

Séances de cours associées (19)

Efficient Analytical Query Processing on CPU-GPU Hardware Platforms

Periklis Chrysogelos

Timely insights lead to business growth and scientific breakthroughs but require analytical engines that cope with the ever-increasing data processing needs. Analytical engines relied on rapid CPU improvements, yet the end of Dennard scaling stopped the fr ...

EPFL2022

Programming Heterogeneous CPU-GPU Systems by High-Level Dataflow Synthesis

Marco Mattavelli, Endri Bezati, Aurélien François Gilbert Bloch

Heterogeneous processing platforms combining in various architectures CPUs, GPUs, and programmable logic, are continuously evolving providing at each generation higher theoretical levels of computing performance. However, the challenge of how efficiently s ...

IEEE2020

A 30-frames/s, 252 x 144 SPAD Flash LiDAR With 1728 Dual-Clock 48.8-ps TDCs, and Pixel-Wise Integrated Histogramming

Edoardo Charbon, Ivan Michel Antolovic, Chunmin Zhang, Scott Anthony Lindner, Juan Mata Pavia, Martin Wolf

A 252 x 144 single-photon avalanche diode (SPAD) pixel sensor, called Ocelot, is reported for light detection and ranging (LiDAR). The sensor, fabricated in the 180-nm CMOS technology, features 1728 12-bit time-to-digital converters (TDCs) with 48.8-ps res ...

IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC2019

CS-307: Introduction to multiprocessor architecture

Multiprocessors are a core component in all types of computing infrastructure, from phones to datacenters. This course will build on the prerequisites of processor design and concurrency to introduce

MATH-454: Parallel and high-performance computing

This course provides insight into a broad variety of High Performance Computing (HPC) concepts and the majority of modern HPC architectures. Moreover, the student will learn to have a feeling about wh

CS-471: Advanced multiprocessor architecture

Multiprocessors are now the defacto building blocks for all computer systems. This course will build upon the basic concepts offered in Computer Architecture I to cover the architecture and organizati

Kepler (architecture de carte graphique)

L'architecture Kepler a été développée par NVidia pour ses cartes graphiques. Elle est censée doubler les performances par watt par rapport à Fermi, l'architecture précédente, ce qui permet de l'utiliser dans des cartes graphiques mobiles. La première carte graphique utilisant cette architecture est la GTX 680, utilisant le processeur graphique GK 104.

Tesla (microarchitecture)

Tesla is the codename for a GPU microarchitecture developed by Nvidia, and released in 2006, as the successor to Curie microarchitecture. It was named after the pioneering electrical engineer Nikola Tesla. As Nvidia's first microarchitecture to implement unified shaders, it was used with GeForce 8 Series, GeForce 9 Series, GeForce 100 Series, GeForce 200 Series, and GeForce 300 Series of GPUs collectively manufactured in 90 nm, 80 nm, 65 nm, 55 nm, and 40 nm.

Pascal (architecture de carte graphique)

L'architecture Pascal est une architecture de processeur graphique développée par NVidia pour ses cartes graphiques, qui a succédé au cours de l'année 2016 à l'architecture Maxwell annoncé en mars 2014. Elle est nommée en l'honneur du mathématicien, physicien et philosophe français du Blaise Pascal. L'architecture Pascal inaugure une nouvelle technique de fabrication appelée FinFET (Fin Field Effect Transistor), afin de passer à une finesse de gravure de 16 nm. Le nombre de transistors par unité de surface sera donc plus élevé.

Topologie Imperfections: Surmonter l'analytique CPU-GPU hybride

Explore les imperfections de la topologie dans l'analyse à travers les architectures CPU-GPU hybrides et l'équilibrage de charge.

Modèles de cohérence de la mémoire: impact sur les performances et calcul parallèle CS-307: Introduction to multiprocessor architecture

Couvre les modèles de cohérence de la mémoire, l'informatique parallèle, les sous-programmes atomiques, l'architecture GPU et le multithreading.

Présentation du GPU : Performances et Programmation MATH-454: Parallel and high-performance computing

Explore la motivation et les avantages de l'utilisation des GPU pour le calcul, en se concentrant sur leurs performances et leur programmation via CUDA.