L'AMD K5 est un microprocesseur x86, pour Socket 5 et Socket 7, construit par AMD, et présenté pour la première fois en 1995. Il remplaça l'Am5x86, et fut suivi par le K6. Il est comparable au Cyrix 6x86, mais seul le K5 possède une architecture interne en RISC. Tous les modèles ont 4,3 millions de transistors. Aucun K5 ne supporte les instructions MMX.
Il y avait deux sortes de processeurs K5, appelés en interne les séries « 5k86 » et « K5 », tous les deux lancés sous le nom K5.
La ligne des « 5k86 » fonctionnait entre 75 et . La ligne « K5 » fonctionnait entre 90 et . Cependant, AMD utilisa dans sa communication une « fréquence équivalente » appelée « P.Rating » :
les processeurs K5 étaient désignés par la fréquence d'un processeur Pentium de performances équivalentes. Ainsi, un processeur cadencé à 116 MHz de la deuxième ligne lancée sur le marché le fut sous le nom « K5 PR166 ». Mais à cause de son pipeline trop court, ce processeur ne pouvait pas beaucoup monter en fréquence.
Les retards de fabrication ont fait que l'arrivée du PR200 s'est presque alignée sur la sortie du K6. Comme AMD ne voulait pas que les deux processeurs soient en compétition, le K5-PR200 n'a été produit qu'en petite quantité.
Les modèles lancés furent les suivants :
SSA/5
K5 PR75 (), 1995
1995 K5 PR90 (), 1995
1995 K5 PR100 (), 1996
5k86
K5 PR120 (), 1996
1996 K5 PR133 (), 1996
1996 K5 PR166 (), 1997
1996 K5 PR200 (), 1997
CPU-ID : 5-0-0, 5-0-1: Part numbers which contain "SSA/5" are 500 and part numbers which contain "K5-PR" are 501
Transistors : 4.3 millions
Die size : 251 mm2(SSA/5), 161 mm2(K5-PR)
Manufacturing Processes : 500 nm (SSA/5), 350 nm (K5-PR)
CPU-ID : 5-1-1
Transistors : 4.3 millions
Die size : 181 mm2
This is the first K5 processor family that internally ran at slower speed than its rated speed.
CPU-ID : 5-2-4
Transistors : 4.3 millions
Die size: 181 mm2
CPU-ID : 5-3-4
Transistors : 4.3 millions
Die size: 181 mm2
Le site officiel d'AMD
CPU-INFO: AMD K5, processeur l'information et histoire
K5
Catégorie:Produit lancé en
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
L'exécution dans le désordre ( en anglais) consiste à réorganiser l'ordre dans lequel les instructions vont s'exécuter dans le processeur. Ces instructions ne sont alors pas forcément exécutées dans l'ordre dans lequel elles apparaissent dans le programme. Cela permet de mieux exploiter les ressources d'un processeur et ainsi de gagner du temps de calcul par rapport à l'exécution dans l'ordre () qui consiste à exécuter les instructions dans l'ordre prévu par le compilateur.
NexGen (Milpitas, Californie) était une société privée de semi-conducteurs qui a conçu des microprocesseurs x86 jusqu'à ce qu'elle ait été achetée par AMD en 1996. NexGen était une a conçu ses puces. Les puces NexGen ont été produites par la division Microelectronics d'IBM. La société était surtout connue pour l'implémentation unique de l'architecture x86 dans ses processeurs.
Le socket 7 est un connecteur en 1995 utilisé en informatique pour placer sur la carte mère de l'ordinateur les processeurs Intel Pentium, avant l'arrivée du Pentium II qui utilise le Slot One. Il remplace et améliore le Socket 5. Le socket 7 dispose de 321 broches.
Discute des défis et de l'avenir de l'informatique neuromorphe, en comparant les ordinateurs numériques et le matériel spécialisé, comme SpiNNaker et NEST, tout en explorant la plate-forme informatique neuromorphe du projet Human Brain.
The ability to notice erroneous behavior is crucial for effective training. Within the framework of neuroprosthetics, numerous studies in electroencephalography (EEG) confirm the existence of neural correlates when humans perceive the erroneous actions of ...
For several decades, online transaction processing (OLTP) has been one of the main server applications that drives innovations in the data management ecosystem, and in turn the database and computer architecture communities. Recent hardware trends oblige s ...
EPFL2014
, , ,
In this paper, we developed a simulation-based architecture evaluation framework for field-programmable gate arrays (FPGAs), called FPGA-SPICE, which enables automatic layout-level estimation and electrical simulations of FPGA architectures. FPGA-SPICE can ...