Séance de cours
Plus de VHDL pour la synthèse: déclarations séquentielles et processus
Description
Cette séance de cours se penche sur VHDL pour la synthèse, en se concentrant sur les déclarations séquentielles dans les processus. Il couvre la différence entre les déclarations simultanées et séquentielles, les cas dutilisation pour les processus, et les implications des affectations de signaux séquentielles. L'instructeur explique les instructions conditionnelles dans les processus, en soulignant l'importance d'éviter les affectations incomplètes pour éviter les verrous dans les processus combinatoires.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.