Séance de cours

Vérification et optimisation du timing

Description

Cette séance de cours couvre la vérification et l'optimisation de la synchronisation dans les circuits numériques, en se concentrant sur la vérification de la vitesse, les contraintes de retard d'E / S et les contraintes de temps de cycle. Il explique la modélisation de délai de grille et de réseau, les portes virtuelles et le calcul de propagation du signal. Des exemples illustrent les calculs de retard, les temps de préparation des données nécessaires et les chemins sensibilisables. Le concept de chemins critiques topologiques, de co-sensibilisation statique, de tests de détection de faux chemins et de problèmes importants de synchronisation des circuits sont également discutés.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.