Séance de cours

L’effort logique : principes fondamentaux de la conception VLSI

Description

Cette séance de cours couvre la méthode de l'effort logique pour optimiser le retard logique, y compris les modèles de retard indépendants de la technologie, la dérivation de retard intrinsèque et l'impact de dimensionnement de la porte. Il explique le calcul de retard de chemin avec l'effort logique et fournit des exemples de retard de porte et d'impact de dimensionnement de porte.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.