Séance de cours
Configuration de l'environnement de test
Description
Cette séance de cours couvre la configuration d'un environnement de test pour la conception VLSI, y compris la conception schématique des composants, des conceptions de bascules et des conventions de nommage de fils à bits multiples. Les étudiants apprendront à finaliser la conception des composants, à démarrer le schéma de haut niveau et à simuler la fonctionnalité d'un additionneur 64 bits avec un banc d'essai fourni.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.