Test des systèmes VLSI : BIST et Response Compaction
Graph Chatbot
Chattez avec Graph Search
Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.
AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.
Explore les techniques de test pour les systèmes VLSI numériques, couvrant la modélisation des défauts, la génération de modèles de test et la conception pour la testabilité.
Introduit des mesures SCOAP pour l'analyse de testabilité dans les systèmes VLSI, couvrant la contrôlabilité, l'observabilité et la prédiction de longueur de vecteur de test.
Couvre l'informatique neuromorphe, les défis dans l'informatique ternaire et binaire, les simulations matérielles du cerveau, et les nouveaux matériaux pour les cellules cérébrales artificielles.
Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Explore les techniques de compactage de réponse dans les tests VLSI, y compris le compacteur de compte, le compacteur de compte de transition, la vérification de parité, le LFSR, le MISR et le BILBO.
Couvre la mise en œuvre d'un processeur avec transistors et met l'accent sur l'amélioration des performances grâce à diverses technologies et conceptions de circuits.
