Séance de cours

Périphériques logiques programmables : PAL, GAL, CPLD

Dans cours
DEMO: id anim
Ad duis laboris esse nostrud. Quis Lorem enim non nostrud deserunt sunt officia ipsum proident do minim irure. Aliquip ullamco sint ipsum consectetur cupidatat nisi exercitation. Proident deserunt excepteur minim velit et ad aliqua magna ut est reprehenderit deserunt. Enim quis est excepteur culpa. Proident pariatur voluptate in sunt ullamco nulla ipsum aliqua id ex. Aliqua eu eiusmod irure cupidatat anim cupidatat mollit anim commodo veniam.
Connectez-vous pour voir cette section
Description

Cette séance de cours présente les concepts de Programmable Array Logic (PAL), Generic Array Logic (GAL) et Complex Programmable Logic Devices (CPLD). Les PAL sont les premiers périphériques logiques programmables, tandis que les GAL améliorent les PAL en utilisant des commutateurs E2. Les CPLD, une version plus complexe, utilisent des macro-cellules et des tableaux de routage. La séance de cours couvre l'évolution des CPLD aux FPGA (Field-Programmable Gate Arrays), mettant en évidence l'utilisation de tables de correspondance (LUT) et de tableaux de routage. Il explique l'architecture, le processus de lieu et d'itinéraire, et l'importance des blocs d'entrée-sortie (IOB). La séance de cours se termine par les avantages des FPGA par rapport aux CPLD, tels que l'évolutivité et la capacité de mettre en œuvre des algorithmes complexes en parallèle.

Enseignant
aliquip tempor
Sunt non reprehenderit officia ex do labore occaecat tempor voluptate irure in. Proident excepteur eiusmod eu nostrud aliqua. Amet anim velit elit dolore excepteur qui esse pariatur ut. Culpa minim elit incididunt sunt. Veniam aute do magna irure esse eiusmod laborum.
Connectez-vous pour voir cette section
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Séances de cours associées (62)
Périphériques logiques programmables : PAL, GAL, CPLD
Couvre PAL, GAL, CPLD et la transition vers les FPGA en utilisant des HDL.
Dispositifs logiques programmables : introduction à GAL et CPLD
Présente GAL et CPLD, couvrant l'évolution PAL, les limitations GAL et l'architecture CPLD.
Architecture FPGA : LUT et Arrays de routage
Explore l'architecture FPGA, y compris les LUT et les réseaux de routage, l'évolutivité et les défis de placement.
Ordinateurs de bord : microprocesseurs et microcontrôleurs
Couvre les systèmes avioniques spatiaux, les architectures et les processeurs, en mettant l'accent sur les ordinateurs embarqués et les microprocesseurs.
Tableaux de portes programmables sur le terrain (FPGA)
Couvre les principes de base et l'architecture des FPGA (Field Programmable Gate Arrays) et leurs options de mise en œuvre pour les circuits numériques.
Afficher plus

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.