Séance de cours

Périphériques logiques programmables : PAL, GAL, CPLD

Dans cours
DEMO: qui officia ipsum
Labore qui aute do laborum aute ipsum consectetur laborum. Incididunt est consequat minim aute commodo ut non minim laborum incididunt enim. Velit tempor mollit culpa incididunt sint occaecat anim. Officia in magna ea voluptate velit amet amet est id aliquip minim laboris. Esse labore ex Lorem fugiat aliquip consequat. Commodo mollit anim reprehenderit est proident anim. Aliquip nostrud commodo ex elit nisi culpa officia cupidatat anim sunt.
Connectez-vous pour voir cette section
Description

Cette séance de cours présente les concepts de Programmable Array Logic (PAL), Generic Array Logic (GAL) et Complex Programmable Logic Devices (CPLD). Les PAL sont les premiers périphériques logiques programmables, tandis que les GAL améliorent les PAL en utilisant des commutateurs E2. Les CPLD, une version plus complexe, utilisent des macro-cellules et des tableaux de routage. La séance de cours couvre l'évolution des CPLD aux FPGA (Field-Programmable Gate Arrays), mettant en évidence l'utilisation de tables de correspondance (LUT) et de tableaux de routage. Il explique l'architecture, le processus de lieu et d'itinéraire, et l'importance des blocs d'entrée-sortie (IOB). La séance de cours se termine par les avantages des FPGA par rapport aux CPLD, tels que l'évolutivité et la capacité de mettre en œuvre des algorithmes complexes en parallèle.

Enseignant
labore occaecat
Deserunt esse et consectetur adipisicing ut. Mollit tempor dolor qui aliqua qui mollit velit et ea. Amet proident et qui laboris reprehenderit laborum ea sit tempor tempor eiusmod id nulla. Lorem laboris deserunt veniam dolor tempor amet ad.
Connectez-vous pour voir cette section
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Séances de cours associées (67)
Périphériques logiques programmables : PAL, GAL, CPLD
Couvre PAL, GAL, CPLD et la transition vers les FPGA en utilisant des HDL.
Dispositifs logiques programmables : introduction à GAL et CPLD
Présente GAL et CPLD, couvrant l'évolution PAL, les limitations GAL et l'architecture CPLD.
Architecture FPGA : LUT et Arrays de routage
Explore l'architecture FPGA, y compris les LUT et les réseaux de routage, l'évolutivité et les défis de placement.
Ordinateurs de bord : microprocesseurs et microcontrôleurs
Couvre les systèmes avioniques spatiaux, les architectures et les processeurs, en mettant l'accent sur les ordinateurs embarqués et les microprocesseurs.
Tableaux de portes programmables sur le terrain (FPGA)
Couvre les principes de base et l'architecture des FPGA (Field Programmable Gate Arrays) et leurs options de mise en œuvre pour les circuits numériques.
Afficher plus