Séance de cours
Cette séance de cours présente le concept de périphériques logiques programmables (PLD) en se concentrant sur la logique de réseau générique (GAL) et le périphérique logique programmable complexe (CPLD). Il couvre l'évolution des circuits intégrés spécifiques aux applications (ASIC) vers les technologies PAL, GAL et CPLD. L'instructeur explique la structure et les avantages de PAL, les limites de la technologie GAL et l'émergence de CPLD pour gérer la complexité croissante des systèmes numériques. La séance de cours détaille l'architecture de GAL, les cycles de programmation et les limitations de conservation des données. Il discute également de la structure des macro-cellules dans les CPLD et du rôle du tableau de routage. En outre, il explore le bloc de sortie d'entrée (IOB) dans les CPLD pour la gestion de la connectivité externe.