Cette séance de cours présente les principes et les fondements de la conception synchrone RTL, en se concentrant sur la conception de circuits numériques personnalisés, la mise en œuvre d'algorithmes avec des registres et de la logique, et le processus de conception visualisé par le diagramme Y. Il clarifie le concept de « conception de niveau de transfert de registre synchrone (RTL) » en tant que représentation intermédiaire entre les perspectives comportementales et structurelles, en soulignant l’importance des diagrammes de blocs, des classes de signaux dans la conception synchrone et de la gestion de la complexité structurelle avec la hiérarchie. La séance de cours couvre également les composants complexes communs, l'abstraction de conception RTL et les célèbres exemples de conception synchrone, tels que les compteurs avec réinitialisation. Il se termine par une discussion sur les exemples interdits de conception RTL.