Séance de cours

Portes logiques et élimination des dangers

Description

Cette séance de cours couvre la mise en œuvre des portes logiques dans les matériaux semi-conducteurs, en se concentrant sur les familles logiques TTL et CMOS. Il traite des circuits intégrés, des dangers statiques et dynamiques, des horloges fermées, des vraies bascules D, de la métastabilité, des chemins critiques et du débouncing des commutateurs. La présentation explore également les dangers statiques-1 et statique-0, leur élimination à l'aide de cartes Karnaugh et le concept de métastabilité. En outre, il explore la théorie des modèles à zéro retard dans des circuits logiques complexes, abordant les aléas dynamiques et le comportement des bascules D. La séance de cours se termine par un aperçu des ALU, des compteurs, des registres à décalage, des compteurs à anneau, des compteurs Johnson et des registres à décalage à rétroaction linéaire.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.