Keylock en VHDL et sur FPGA

Dans cours

Description

Cette séance de cours couvre la conception d'un système KeyLock en VHDL, en se concentrant sur l'implémentation FSM pour la validation des clés et l'indication des LED. Il explique l'architecture de haut niveau, les traductions de signaux et les types FSM. Les erreurs courantes et les améliorations potentielles sont discutées, ainsi que le processus séquentiel FSM et la composante keylock chronométrée. La séance de cours aborde également les processus combinatoires et chronométrés des FSM, en mettant en évidence les états, les compteurs et les déclarations de signaux des FSM.

Connectez-vous pour regarder la vidéo

Enseignant

Source officielle

https://mediaspace.epfl.ch/media/0_ytqc2ngh

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Séances de cours associées (5)

Concepts associés (65)

Business Process Management

Le Business Process Management (BPM), ou Gestion des Processus Métiers, permet d’avoir une vue d’ensemble de processus métiers de l’organisation et de leurs interactions pour les optimiser et les automatiser autant que possible. Pour ce faire, il faut analyser le fonctionnement réel de l'entreprise afin de le modéliser informatiquement, par exemple avec le formalisme BPMN et les outils associés. Dans une deuxième étape, les processus automatisés, même partiellement, font l'objet d'un monitoring (Cf.

Field-programmable gate array

A field-programmable gate array (FPGA) is an integrated circuit designed to be configured after manufacturing. The FPGA configuration is generally specified using a hardware description language (HDL), similar to that used for an application-specific integrated circuit (ASIC). Circuit diagrams were previously used to specify the configuration, but this is increasingly rare due to the advent of electronic design automation tools. FPGAs contain an array of programmable logic blocks, and a hierarchy of reconfigurable interconnects allowing blocks to be wired together.

Accellera

Accellera Systems Initiative (Accellera) is a standards organization that supports a mix of user and vendor standards and open interfaces development in the area of electronic design automation (EDA) and integrated circuit (IC) design and manufacturing. It is less constrained than the Institute of Electrical and Electronics Engineers (IEEE) and is therefore the starting place for many standards. Once mature and adopted by the broader community, the standards are usually transferred to the IEEE.

Machine de Mealy

En informatique théorique, notamment en théorie des automates, et en théorie de la calculabilité, une machine de Mealy ou automate de Mealy est un transducteur fini (i.e. un automate fini avec une sortie) pour lequel les sorties dépendent à la fois de l'état courant et des symboles d'entrée. Cela signifie que l'étiquette de chaque transition est un couple formé d'une lettre d'entrée et d'une lettre de sortie. En particulier, la longueur du mot de sortie est égale à la longueur du mot d'entrée.

C to HDL

C to HDL tools convert C language or C-like computer code into a hardware description language (HDL) such as VHDL or Verilog. The converted code can then be synthesized and translated into a hardware device such as a field-programmable gate array. Compared to software, equivalent designs in hardware consume less power (yielding higher performance per watt) and execute faster with lower latency, more parallelism and higher throughput.