Protocole de cohérence de cachethumb|Schéma illustrant le besoin d'un protocole de cohérence de cache. En informatique, un protocole de cohérence de cache, sous entendu cache processeur, est un protocole de communication utilisé dans les architectures multi-processeurs pour assurer aux processeurs une vue cohérente de la mémoire. En particulier, il permet de répercuter les écritures faites par chaque processeur aux autres, en modifiant ou en invalidant les lignes de cache communes.
Complexité en tempsEn algorithmique, la complexité en temps est une mesure du temps utilisé par un algorithme, exprimé comme fonction de la taille de l'entrée. Le temps compte le nombre d'étapes de calcul avant d'arriver à un résultat. Habituellement, le temps correspondant à des entrées de taille n est le temps le plus long parmi les temps d’exécution des entrées de cette taille ; on parle de complexité dans le pire cas. Les études de complexité portent dans la majorité des cas sur le comportement asymptotique, lorsque la taille des entrées tend vers l'infini, et l'on utilise couramment les notations grand O de Landau.
Parallel ATALa norme Parallel ATA (PATA) décrit une interface de connexion pour mémoires de masse (disque dur, lecteur de CD-ROM...). Elle a été conçue à l'origine par Western Digital sous le nom Integrated Drive Electronics ou IDE. Elle est gérée par le comité T13 d'INCITS. Cette norme utilise les normes ATA (Advanced Technology Attachment) et ATAPI (ATA Packet Interface). En pratique, l'ATAPI qui étend ce standard de communication à des périphériques différents des disques durs, sert à faire passer des commandes SCSI sur la couche physique de l'ATA.
Boutismethumb|Schéma récapitulatif des modes de représentation. En informatique, le nombre entier est un type de données qui est généralement représenté sur plusieurs octets. Le boutisme (endianness en anglais) ou plus rarement endianisme désigne l'ordre dans lequel ces octets sont placés. Il existe deux conventions opposées : l'orientation gros-boutiste (ou gros-boutienne) qui démarre avec les octets de poids forts, et l'orientation inverse petit-boutiste (ou petit-boutienne).
Disk controllerThe disk controller is the controller circuit which enables the CPU to communicate with a hard disk, floppy disk or other kind of disk drive. It also provides an interface between the disk drive and the bus connecting it to the rest of the system. Early disk controllers were identified by their storage methods and data encoding. They were typically implemented on a separate controller card. Modified frequency modulation (MFM) controllers were the most common type in small computers, used for both floppy disk and hard disk drives.
DSM-5300x400px|vignette|droite|Le DSM-5, version originale anglaise, avec son prédécesseur, le DSM-IV-TR, version française Le DSM-5 est, en , la dernière et cinquième édition du Manuel diagnostique et statistique des troubles mentaux, et des troubles psychiatriques (en anglais Diagnostic and Statistical Manual of Mental Disorders) de l'Association américaine de psychiatrie (APA, en anglais : American Psychiatric Association). Publié aux États-Unis, le , il remplace l'édition précédente, datant de 2000, après consultation, révision et préparation.
Memory barrierIn computing, a memory barrier, also known as a membar, memory fence or fence instruction, is a type of barrier instruction that causes a central processing unit (CPU) or compiler to enforce an ordering constraint on memory operations issued before and after the barrier instruction. This typically means that operations issued prior to the barrier are guaranteed to be performed before operations issued after the barrier. Memory barriers are necessary because most modern CPUs employ performance optimizations that can result in out-of-order execution.
