Publication

A Low-Jitter and Low-Power CMOS PLL for Clock Multiplication

Publications associées (37)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

A Low-Jitter and Low-Power CMOS PLL for Clock Multiplication

Graph Chatbot

Chattez avec Graph Search

A Noise Reconfigurable All-Digital Phase-Locked Loop Using a Switched Capacitor-Based Frequency-Locked Loop and a Noise Detector

20-300 MHz Frequency Generator with-70 dBc Reference Spur for Low Jitter Serial Applications

Driven dual phase lock loop

A Wideband MDLL with Jitter Reduction Scheme for Forwarded Clock Serial Links in 40 nm CMOS

Passive UHF RFID Systems for Capacitive Sensing Applications

Simultaneous High-Speed High-Resolution Nanomechanical Mass Sensing

A novel approach to high-speed high-resolution on-chip mass sensing

Wide-Range Dynamic Power Management in Low-Voltage Low-Power Subthreshold SCL

Integrated active tracking detector for MRI-guided interventions

Reactive Power Imbalances in LC VCOs and their Influence on Phase Noise Mechanisms