Publication

3D-LIN: A Configurable Low-Latency Interconnect for Multi-Core Clusters with 3D Stacked L1 Memory

Publications associées (60)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

3D-LIN: A Configurable Low-Latency Interconnect for Multi-Core Clusters with 3D Stacked L1 Memory

Graph Chatbot

Chattez avec Graph Search

Die-Stacked DRAM Caches for Servers: Hit Ratio, Latency, or Bandwidth? Have It All with Footprint Cache

Towards Multi-Fabric 3D Integration Architectures

A High-throughput and Low-Latency Interconnection Network for Multi-Core Clusters with 3-D Stacked L2 Tightly-Coupled Data Memory

A Distributed Interleaving Scheme for Efficient Access to WideIO DRAM Memory

Design Methods and Tools for Application-Specific Predictable Networks-on-Chip

Thermal Characterization of Cloud Workloads on a Power-Efficient Server-on-Chip

A Novel Conflict-Free Memory and Processor Architecture for DVB-T2 LDPC Decoding

Addressable MEMS slit mask for multi-object spectroscopy based on multi-wafer stacking

Architectural Support for Coherent Architecturally Visible Storage in Instruction Set Extensions

Performance and Energy Trade-offs Analysis of L2 on-Chip Cache Architectures for Embedded MPSoCs