Publication

New Data Structures and Algorithms for Logic Synthesis and Verification

Publications associées (204)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

New Data Structures and Algorithms for Logic Synthesis and Verification

Graph Chatbot

Chattez avec Graph Search

FinFET integrated low-power circuits for enhanced sensing applications

Efficient Arithmetic Logic Gates Using Double-Gate Silicon Nanowire FETs, invited paper

Compressive Image Acquisition in Modern CMOS IC Design

MIXSyn: An Efficient Logic Synthesis Methodology for Mixed XOR-AND/OR Dominated Circuits

Cell Transformations and Physical Design Techniques for 3D Monolithic Integrated Circuits

Biconditional BDD: A Novel Canonical BDD for Logic Synthesis targeting XOR-rich Functions

SATSoT: A Methodology to Map Controllable-Polarity Devices on a Regular Fabric Using SAT

Column-Separated Compressive Sampling Scheme for Low Power CMOS Image Sensors

A High-Level Synthesis Flow for the Implementation of Iterative Stencil Loop Algorithms on FPGA Devices

BDS-MAJ: A BDD-based Logic Synthesis Tool Exploiting Majority Logic Decomposition