Publication

A High-PDE, Backside-Illuminated SPAD in 65/40-nm 3D IC CMOS Pixel With Cascoded Passive Quenching and Active Recharge

Publications associées (123)

À propos
Confidentialité
Mentions légales

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Connectez-vous pour utiliser Chat avec Graph Search

A High-PDE, Backside-Illuminated SPAD in 65/40-nm 3D IC CMOS Pixel With Cascoded Passive Quenching and Active Recharge

Graph Chatbot

Chattez avec Graph Search

Process Variation and Leakage Power

Self-Assembled Liquid-Gated Zinc Oxide Nanowire Transistors

In-IC Strategies for 3D Devices in Bulk Silicon

Field-Effect Transistors Based on ZnO Nanowires

Integrated Circuits and Logic Operations Based on Single-Layer MoS2

Reducing the Pressure on Routing Resources of FPGAs with Generic Logic Chains

Alternative Design Methodologies for the Next Generation Logic Switch (invited paper)

Ambipolar silicon nanowire FETs with stenciled-deposited metal gate

Advances, Challenges and Opportunities in 3D CMOS Sequential Integration

Polysilicon Nanowire Transistors and Arrays Fabricated With the Multispacer Technique