Atari 8-bitsL'Atari 8-bits désigne une série d'ordinateurs personnels 8 bits conçus par Jay Miner et produits par Atari. Les premiers modèles, Atari 400 et Atari 800, ont été distribués à partir de novembre 1979. À l'époque, l'Atari 400 valait en France environ 1990 francs (aux alentours de 300 euros). La gamme XL (600XL et 800XL) a été introduite en 1983, et la gamme XE (65XE,130XE,800XE) en 1985. La série d'ordinateurs a été un grand succès commercial, vendant deux millions d'unités entre 1979 et 1985. Fichier:Atari-400-Comp.
Modified Harvard architectureA modified Harvard architecture is a variation of the Harvard computer architecture that, unlike the pure Harvard architecture, allows memory that contains instructions to be accessed as data. Most modern computers that are documented as Harvard architecture are, in fact, modified Harvard architecture. Harvard architecture The original Harvard architecture computer, the Harvard Mark I, employed entirely separate memory systems to store instructions and data. The CPU fetched the next instruction and loaded or stored data simultaneously and independently.
Algorithme de KaratsubaEn informatique, l'algorithme de Karatsuba est un algorithme pour multiplier rapidement deux nombres de n chiffres avec une complexité temporelle en O(n) ≈ O(n) au lieu de O(n) pour la méthode naïve. Il a été développé par Anatolii Alexevich Karatsuba en 1960 et publié en 1962 . Pour multiplier deux nombres de n chiffres, la méthode naïve multiplie chaque chiffre du multiplicateur par chaque chiffre du multiplicande. Cela exige donc n produits de deux chiffres. Le temps de calcul est en O(n2).
Input–output memory management unitIn computing, an input–output memory management unit (IOMMU) is a memory management unit (MMU) connecting a direct-memory-access–capable (DMA-capable) I/O bus to the main memory. Like a traditional MMU, which translates CPU-visible virtual addresses to physical addresses, the IOMMU maps device-visible virtual addresses (also called device addresses or memory mapped I/O addresses in this context) to physical addresses. Some units also provide memory protection from faulty or malicious devices.
Transport triggered architectureLes termes transport triggered architecture désignent en anglais un type d'architecture de processeur où la seule instruction disponible permet de déplacer une valeur d'un registre à un autre. Au lieu de constituer une instruction à part entière, toutes les opérations se font en transférant des valeurs dans des registres spécifiques : certains contiendront les opérandes, d'autres fourniront les résultats. Pour une instruction d'addition, par exemple, on commencerait par déplacer les opérandes dans les registres correspondants, par exemple AddI1 et AddI2.
Temporal multithreadingTemporal multithreading is one of the two main forms of multithreading that can be implemented on computer processor hardware, the other being simultaneous multithreading. The distinguishing difference between the two forms is the maximum number of concurrent threads that can execute in any given pipeline stage in a given cycle. In temporal multithreading the number is one, while in simultaneous multithreading the number is greater than one. Some authors use the term super-threading synonymously.
Tables de décompressionLes tables de décompression ou tables de plongée sont utilisées par les plongeurs afin de gérer leur remontée en surface tout en permettant à leur organisme d'éliminer l'azote emmagasiné au long de la plongée. Elles permettent à un plongeur équipé d'un scaphandre autonome de se soustraire d'une profondeur déterminée avec temps défini en limitant les risques liés à la décompression des gaz en respectant une vitesse de remontée constante et d'éventuels paliers de décompression.
Memory bankA memory bank is a logical unit of storage in electronics, which is hardware-dependent. In a computer, the memory bank may be determined by the memory controller along with physical organization of the hardware memory slots. In a typical synchronous dynamic random-access memory (SDRAM) or double data rate SDRAM (DDR SDRAM), a bank consists of multiple rows and columns of storage units, and is usually spread out across several chips.
Interrupt latencyIn computing, interrupt latency refers to the delay between the start of an Interrupt Request (IRQ) and the start of the respective Interrupt Service Routine (ISR). For many operating systems, devices are serviced as soon as the device's interrupt handler is executed. Interrupt latency may be affected by microprocessor design, interrupt controllers, interrupt masking, and the operating system's (OS) interrupt handling methods. There is usually a trade-off between interrupt latency, throughput, and processor utilization.
John von NeumannJohn von Neumann (János Lajos Neumann) (, János Lajos Neumann en hongrois), né le à Budapest et mort le à Washington, est un mathématicien et physicien américano-hongrois. Il a apporté d'importantes contributions en mécanique quantique, en analyse fonctionnelle, en logique mathématique, en informatique théorique, en sciences économiques et dans beaucoup d'autres domaines des mathématiques et de la physique. Il a de plus participé aux programmes militaires américains.
