Séance de cours

NIOS II - Bus d'Avalon

Description

Cette séance de cours couvre l'architecture d'un système intégré sur FPGA, mettant l'accent sur le processeur softcore NIOS II et l'Avalon Bus. Les sujets abordés comprennent la conception d'interfaces spécifiques, la structure du processeur NIOS II et les principes du tissu Avalon Switch. La séance de cours traite également des gains de performance obtenus grâce à des instructions personnalisées et des accélérateurs matériels. En outre, il explore l'architecture informatique sur FPGA, l'architecture SOPC et l'exemple système sur FPGA. La séance de cours conclut en soulignant les avantages et les inconvénients d'une architecture softcore pour les systèmes embarqués.

À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.