Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?
Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur Graph Search.
Concept
Placement-routage
Résumé
Place and route is a stage in the design of printed circuit boards, integrated circuits, and field-programmable gate arrays. As implied by the name, it is composed of two steps, placement and routing. The first step, placement, involves deciding where to place all electronic components, circuitry, and logic elements in a generally limited amount of space. This is followed by routing, which decides the exact design of all the wires needed to connect the placed components. This step must implement all the desired connections while following the rules and limitations of the manufacturing process.
Place and route is used in several contexts:
Printed circuit boards, during which components are graphically placed on the board and the wires drawn between them
Integrated circuits, during which a layout of a larger block of the circuit or the whole circuit is created from layouts of smaller sub-blocks
FPGAs, during which logic elements are placed and interconnected on the grid of the FPGA
These processes are similar at a high level, but the actual details are very different. With the large sizes of modern designs, this operation is usually performed by electronic design automation (EDA) tools.
In all these contexts, the final result when placing and routing is finished is the "layout", a geometric description of the location and rotation of each part, and the exact path of each wire connecting them.
Occasionally some people call the entire place-and-route process "layout".
The design of a printed circuit board comes after the creation of a schematic and generation of a netlist. The generated netlist is then read into a layout tool and associated with the footprints of the devices from a library. Placing and routing the devices can now start.
Placing and routing is generally done in two steps. Placing the components comes first, then routing the connections between the components. The placement of components is not absolute during the routing phase, as it may still be changed by moving and rotating, especially with designs using more complex components such as FPGAs or microprocessors.
Source officielle
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Proximité ontologique
Cours associés (4)
EE-110: Logic systems (for MT)
Ce cours couvre les fondements des systèmes numériques. Sur la base d'algèbre Booléenne et de circuitscombinatoires et séquentiels incluant les machines d'états finis, les methodes d'analyse et de syn
EE-429: Fundamentals of VLSI design
The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension t
EE-490(b): Lab in EDA based design
The goal of this lab is to get a working knowledge on the use of industrial state-of-the-art EDA (Electronic Design Automation) tools and design kits for the design of analog and digital integrated ci
Séances de cours associées (13)
Périphériques logiques programmables : PAL, GAL, CPLD
Couvre PAL, GAL, CPLD, et l'évolution vers les FPGA, en expliquant leur architecture et leurs avantages.
Architecture FPGA : LUT et Arrays de routage
Explore l'architecture FPGA, y compris les LUT et les réseaux de routage, l'évolutivité et les défis de placement.
Périphériques logiques programmables : PAL, GAL, CPLD
Couvre PAL, GAL, CPLD et la transition vers les FPGA en utilisant des HDL.
Publications associées (34)
Personnes associées (9)
Unités associées (4)
Concepts associés (10)
Synthèse logique
En électronique, la synthèse logique (RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venues s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC.
Synopsys
Synopsys est une entreprise américaine spécialisée dans le développement de logiciels destinés principalement aux fabricants de semi-conducteurs, d'ordinateurs et d'équipements électroniques. On peut les regrouper en différentes catégories : La simulation avec VCS L’émulation avec Zebu-Server La synthèse logique et l'insertion de test avec Design Compiler L'analyse de timing avec PrimeTime La génération de séquences de test scan avec TetraMAX La synthèse physique et le placement routage avec la suite Astro L'analyse statique de code source avec Coverity Prevent.
Verilog
Le Verilog, de son nom complet Verilog HDL est un langage de description matériel de circuits logiques en électronique, utilisé pour la conception d'ASICs (application-specific integrated circuits, circuits spécialisés) et de FPGAs (field-programmable gate array). Le sigle anglais HDL -Hardware Description Language- signifie Langage de Description du Matériel. « Verilog HDL » ne doit pas être abrégé en VHDL, ce sigle étant utilisé pour le langage concurrent VHSIC Hardware Description Language.