Synthèse logique

Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?

Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur GraphSearch.

Découvrez-en plus sur les applications Graph.

En électronique, la synthèse logique (RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venues s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. Pour les fonctions logiques simples, la synthèse logique était basée initialement sur l'écriture de la fonction sous la forme d'une somme de termes optimaux, puis la sélection de sous-ensembles judicieux de ceux-ci comme couverture irredondante, enfin la transcription technologique de la somme des termes retenus par la règle de double couche. Avec les progrès de l'intégration des circuits, la conception de circuits plus généraux a fait apparaître des modularités. Multiplier les opérateurs fonctionnels au-delà des besoins théoriques est alors devenu un moyen de simplifier la conception. Les méthodes précédentes sont devenues difficilement utilisables avec l'avènement de circuits intégrés comportant plus de mille transistors et combinant plusieurs fonctionnalités comme, à partir de 1971, les premiers microprocesseurs (Intel 4004...). Actuellement, la synthèse logique est une étape qui consiste à compiler la description fonctionnelle d'un circuit à l'aide d'un outil de synthèse et d'une bibliothèque de cellules logiques. Cette description peut être écrite en langage Verilog ou VHDL et ne doit pas comporter d'éléments comportementaux non compréhensibles par l'outil de synthèse. Les principaux fournisseurs d'outil de synthèse logique sont Synopsys, avec Design Compiler, et Cadence, avec BuildGate et RC. Au cours de la synthèse, on effectue une compilation logique associée à des contraintes de temps définies dans la spécification d'un circuit logique numérique.

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées (5)

Personnes associées (9)

Unités associées (2)

Concepts associés (30)

Cours associés (12)

Séances de cours associées (69)

Placement-routage

En électronique, le placement-routage est le processus lors duquel les différentes parties d'un circuit électronique ou d'un circuit intégré sont automatiquement positionnées et connectées. Le problème algorithmique associé à la tâche de placement-routage est un problème d'optimisation considéré comme difficile au sens de la théorie de la complexité. Il nécessite des techniques métaheuristiques comme les algorithmes génétiques ou le recuit simulé. Les temps de calcul sont donc souvent très élevés au vu du nombre d'éléments à considérer.

Register Transfer Level (RTL) est une méthode de description des architectures microélectroniques. Dans la conception RTL, le comportement d'un circuit est défini en termes d'envois de signaux ou de transferts de données entre registres, et les opérations logiques effectuées sur ces signaux. Le RTL est utilisé dans les langages de description matérielle (HDL) comme Verilog et VHDL pour créer des représentations d'un circuit à haut niveau, à partir duquel les représentations à plus bas niveau et le câblage réel peuvent être dérivés.

Synthèse logique

CS-472: Design technologies for integrated systems

Hardware compilation is the process of transforming specialized hardware description languages into circuit descriptions, which are iteratively refined, detailed and optimized. The course presents a

CS-724: Advanced logic synthesis and quantum computing

Logic synthesis describes techniques to map complex functionality into a sequence of a few, simple, and small logic primitives. It finds application dominantly in digital design, but is most recently

EE-390(a): Lab on hardware-software digital systems codesign

During the course, we cover the design of multi-core embedded systems running Linux on an FPGA. Students learn how to develop hardware-software co-design solutions for complex tasks using high-level s

Synthèse logique avec B-Conditional BDDs

Explore l'efficacité des BDD conditionnels B pour la synthèse logique en utilisant des FET de polarité contrôlables à double porte.

Compétences en Robot Anticipatoire Réactif avec Mémoire

Explore les compétences des robots réactifs avec la mémoire pour une adaptation rapide à des objectifs changeants grâce aux corrélations temporelles et aux retours de mémoire.

Architecture FPGA : LUT et Arrays de routage

Explore l'architecture FPGA, y compris les LUT et les réseaux de routage, l'évolutivité et les défis de placement.

Preserving Self-Duality During Logic Synthesis for Emerging Reconfigurable Nanotechnologies

Three-Input Gates for Logic Synthesis

Logic Synthesis for RRAM-Based In-Memory Computing

Preserving Self-Duality During Logic Synthesis for Emerging Reconfigurable Nanotechnologies

Three-Input Gates for Logic Synthesis

Logic Synthesis for RRAM-Based In-Memory Computing