Concept

Synthèse logique

Résumé
En électronique, la synthèse logique (RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venues s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. Méthodes initiales Pour les fonctions logiques simples, la synthèse logique était basée initialement sur l'écriture de la fonction sous la forme d'une somme de termes optimaux, puis la sélection de sous-ensembles judicieux de ceux-ci comme couverture irredondante, enfin la transcription technologique de la somme des termes retenus par la règle de double couche. Synthèse en logique combinatoire Synthèse en logiq
À propos de ce résultat
Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.
Publications associées

Chargement

Personnes associées

Chargement

Unités associées

Chargement

Concepts associés

Chargement

Cours associés

Chargement

Séances de cours associées

Chargement