Core (microarchitecture)

La microarchitecture Core est une microarchitecture x86 d'Intel, qui succède en 2006 aux architectures P6 et NetBurst. Elle fut utilisée par tous les processeurs x86 produits par Intel à l'époque, depuis le processeur pour ordinateur portable jusqu'au processeur Xeon pour serveur, d'abord gravés en puis en . Les processeurs de marque Core 2 utilisent exclusivement l'architecture Core. « Core » est en anglais un nom commun signifiant « noyau » ou « cœur », et désignant en informatique l'ensemble des structures constituant un seul microprocesseur : unités de décodages, de prédiction, d'exécution, cache L1, etc. La tendance à l'époque de la conception de cette microarchitecture était de réunir plusieurs microprocesseurs sur un même die (puce de silicium), constituant ainsi un bi-cœur, quadri ou plus (dual, quad ou multi core). Ceci explique le choix d'Intel dans le nom de cette architecture Core, ainsi que dans le choix des noms commerciaux « Core », « Core 2 », « Pentium dual-core ». L'architecture Core est principalement inspirée de l'architecture Yonah. Un cœur Core possède trois ALU et trois unités SSE dédiées aux opérations SIMD entières et flottantes, une unité d'exécution dans le désordre, ( données + instructions) de mémoire cache L1. Parmi les nouveautés : « memory disambiguation » : prédiction des conflits mémoires à l'écriture/lecture (avec chargement-exécution anticipée si la prédiction ne prévoit pas de conflit) ; exécution SSE 128 bits en un cycle (2 cycles auparavant) ; macrofusion des instructions (accélère le décodage et le suivi des instructions SSE 128 bits) ; partage du cache L2 ; désactivation sélective des unités pour l'économie d'énergie. Comparée à NetBurst, Core a une faible consommation et une meilleure efficacité à fréquence égale, ce qui permet donc de diminuer grandement la dissipation thermique, très problématique pour NetBurst. Par rapport à P6, elle apporte les instructions , à travers l’EM64T. De plus elle permet facilement de produire des processeurs bi-cœur avec un cache L2 commun.