Séances de cours associées (8)
Test des systèmes VLSI
Couvre les techniques de test pour les systèmes VLSI numériques, y compris la modélisation des défauts et la conception pour la testabilité.
Génération d'une adresse IP CLK Generator (PLL) dans Vivado
Couvre le processus de génération d'une adresse IP Clock Generator (PLL) dans Vivado à l'aide de l'outil Clocking Wizard.
Matériel Description Langues
Explore l'histoire et l'importance des langages de description de matériel dans l'automatisation des processus de conception et la description du matériel parallèle.
VHDL pour la simulation et les bancs d'essai
Explore VHDL pour la simulation, le débogage, la modélisation temporelle, la simulation événementielle et la création de bancs d'essai dans la conception de systèmes numériques.
Éléments séquentiels: Latchs et Flip-Flops
Explore les éléments séquentiels dans la conception VLSI, y compris les verrous, les bascules, le temps de configuration et le temps de maintien.

Graph Chatbot

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.