Protocole de cohérence de cachethumb|Schéma illustrant le besoin d'un protocole de cohérence de cache. En informatique, un protocole de cohérence de cache, sous entendu cache processeur, est un protocole de communication utilisé dans les architectures multi-processeurs pour assurer aux processeurs une vue cohérente de la mémoire. En particulier, il permet de répercuter les écritures faites par chaque processeur aux autres, en modifiant ou en invalidant les lignes de cache communes.
Architecture matériellevignette|Architecture matérielle d'un processeur Intel Core2. vignette|Architecture matérielle d'un Cyclops64 (BlueGene/C). L’architecture matérielle décrit l’agencement interne de composants électroniques ainsi que leurs interactions. Le terme interne employé ici permet de bien faire la différence avec l’architecture (externe) de processeur (ou architecture de jeu d'instruction), qui s'intéresse à la spécification fonctionnelle d'un processeur, du point de vue du programmeur en langage machine.
Registre d'indexUn registre d'index est un des registres d'un processeur d'ordinateur : il participe au calcul de l'adresse d'un opérande durant l'exécution d'un programme, par exemple pour faire des opérations répétitives sur plusieurs éléments d'un vecteur ou d'un tableau. Concrètement, une instruction machine spécifie une certaine adresse. Cette adresse est ajoutée au contenu du registre d'index afin de trouver l’adresse effective de l'opérande.
Unité de contrôleDans un système logique, en particulier dans un processeur, l’unité de contrôle (de commande) commande et contrôle le fonctionnement du système, notamment du chemin de données. Une unité de contrôle est un circuit logique séquentiel qui réalise un automate fini, plus précisément une machine de Moore ou de Mealy, qui génère des signaux de contrôle pour piloter les éléments du chemin de données. Dans un séquenceur câblé, les signaux de contrôle sont produits par un circuit logique ad hoc qui réalise l'automate.
Colossus (ordinateur)Colossus est une série de calculateurs électroniques fondé sur le système binaire. Le premier, Colossus Mark 1, est construit en l’espace de onze mois et opérationnel en décembre 1943, par une équipe dirigée par Thomas “Tommy” Flowers et installé près de Londres, à Bletchley Park : constitué de , puis tubes à vide, il accomplissait opérations par seconde. Il était utilisé pendant la Seconde Guerre mondiale pour la cryptanalyse du code Lorenz. Plus rapide, le Colossus Mark II servit notamment pour le lancement surprise du débarquement de Normandie.
Intel 8051Intel 8051 ou 8051 est un microcontrôleur (MC) développé par Intel en 1980 pour être utilisé dans des produits embarqués. C'est encore une architecture populaire ; de nombreux microcontrôleurs plus récents incorporent un cœur 8051, complété par un certain nombre de circuits périphériques intégrés sur la même puce, et dotés de mémoires de plus grande capacité. La structure d'un système à microprocesseur (MP) est indiquée dans la figure ci-après.
Mémoire de masseEn informatique, une mémoire de masse est une mémoire de grande capacité, non volatile et qui peut être lue et écrite, entre autres, par un ordinateur. Technologies désuètes Mémoire à tores magnétiques, carte perforée, ruban perforé, cassette audio, tambour magnétique, disquette et disque magnéto-optique. Technologies en usage Bande magnétique, disque dur, SSD, disque optique (CD, DVD, Blu-ray) et mémoire flash.
Electronic Delay Storage Automatic CalculatorL’Electronic Delay Storage Automatic Calculator (EDSAC) est un ordinateur de première génération mis en service en 1949 à l’Université de Cambridge, Royaume-Uni. Après le Manchester SSEM, l'EDSAC est le deuxième ordinateur électronique à programme enregistré connu et conçu à cet effet, et le premier entièrement utilisable. L'EDSAC fut conçu par Maurice Vincent Wilkes, d'après les travaux de John Von Neumann concernant l'EDVAC. La construction débuta en 1947 et s'acheva au printemps 1949.
Instruction cycleThe instruction cycle (also known as the fetch–decode–execute cycle, or simply the fetch-execute cycle) is the cycle that the central processing unit (CPU) follows from boot-up until the computer has shut down in order to process instructions. It is composed of three main stages: the fetch stage, the decode stage, and the execute stage. In simpler CPUs, the instruction cycle is executed sequentially, each instruction being processed before the next one is started.
Mémoire à ligne de délaiLa mémoire à ligne de délai (en anglais delay line memory) était un type de mémoire vive utilisé sur certains des premiers ordinateurs numériques, comme l'EDSAC et l'UNIVAC I. Le concept de base de la ligne de délai est issu des recherches sur le radar, à l'occasion de la Seconde Guerre mondiale. Celles-ci visaient à réduire les perturbations amenées par la réflexion des ondes avec le sol et les autres objets fixes. Les radars de l'époque utilisaient des pulsations répétées d'énergie radio, les réflexions étaient reçues et amplifiées pour être affichées.
