NMOS | EPFL Graph Search

Êtes-vous un étudiant de l'EPFL à la recherche d'un projet de semestre?

Travaillez avec nous sur des projets en science des données et en visualisation, et déployez votre projet sous forme d'application sur GraphSearch.

Découvrez-en plus sur les applications Graph.

Un circuit logique MOS de type N utilise des MOSFETs (transistors à effet de champ à structure métal-oxyde-semiconducteur ou MOS) de type n pour fabriquer des portes logiques et autres circuits numériques. Ces transistors nMOS fonctionnent en créant une couche d'inversion dans un transistor à substrat de type p. Cette couche d'inversion, appelée canal n, peut conduire les électrons entre les électrodes "source" et "drain" de type n. Le canal n est créé en appliquant une tension sur la troisième électrode, appelée la grille. Comme les autres MOSFETs, les nMOS ont quatre modes de fonctionnement : bloqué (sous le seuil), linéaire (ou triode), saturation (appelé parfois actif) et saturation en vitesse. Description MOS signifie metal-oxide-semiconductor (métal-oxyde-semiconducteur), reflétant la façon dont les transistors MOS étaient fabriqués anciennement, essentiellement avant les années 1970, avec des grilles en métal, typiquement de l'aluminium. Cependant, depuis le début de

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées

Chargement

Personnes associées

Chargement

Unités associées

Chargement

Concepts associés

Chargement

Cours associés

Chargement

Séances de cours associées

Chargement

Résumé

Source officielle

À propos de ce résultat

Publications associées (5)

Publications associées

Chargement

Personnes associées

Aucun résultat

Personnes associées

Chargement

Unités associées

Chargement

Concepts associés (41)

Concepts associés

Chargement

Cours associés (10)

The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension to large digital semicustom designs.

The course covers the fundaments of bioelectronics and integrated microelectronics for biomedical and implantable systems. Issues and trade-offs at the circuit and systems levels of invasive microelectronic systems as well as their eluding designs, methods and classical implementations are discussed

Les concepts de base permettant de comprendre et d'analyser les systèmes électroniques dédiés à l'acquisition et au traitement des signaux (signaux physiologique, bio-capteurs) seront abordés en théorie et en pratique. Cela englobe l'amplification, le filtrage et l'acquisition des ces signaux.

Afficher plus

Cours associés

Chargement

Séances de cours associées (22)

Séances de cours associées

Chargement

Circuit intégré

Le circuit intégré (CI), aussi appelé puce électronique, est un composant électronique, basé sur un semi-conducteur, reproduisant une ou plusieurs fonctions électroniques plus ou moins complexes, in

Complementary metal oxide semi-conductor

vignette|Vue en coupe d'un transistor MOS On appelle CMOS, ou Complementary Metal Oxide Semiconductor, une technologie de fabrication de composants électroniques et, par extension, les composants fab

Intel

Intel Corporation est une entreprise américaine fondée en 1968 par Gordon Moore, Robert Noyce et Andrew Grove. Elle est le second fabricant mondial de semi-conducteurs après Samsung si on se fonde sur

Afficher plus

Subthreshold Logic for Low-Area and Energy Efficient True Random Number Generator

Mathieu Yves Hervé Coustans, Thomas Eberhardt, Laurent Fesquet, Maher Kayal

This paper discusses the advantages of subthreshold logic for True Random Number Generators (TRNG). In this work, the entropy is modeled, and a lower bound of Shannon's entropy per output bit can quickly be estimated. Thanks to this model, sizing TRNGs in subthreshold logic is quite simple and defining design guidelines for low-energy and low-area TRNGs is straightforward. A TRNG in 180nm CMOS technology has been designed, demonstrating low complexity (305 gates) and energy efficacy (30pJ/bit) at 0.5 Kbit/s.

IEEE2018

Chargement

Remote Powering Realization for Smart Orthopedic Implants

Oguz Atasoy, Catherine Dehollain

This paper presents a remote powering realization for smart orthopedic implants with a full-wave rectifier and a voltage doubler. The measured power efficiency of the rectifier at 13.56 MHz is 80% for an output power of 20 mW with 2.2 V output. The rectifier consists of two cross coupled PMOS transistors, and two NMOS switches with two comparators. The power efficiency of the voltage doubler is measured to be higher than 85% for output powers from 2 mW to 20 mW. Both circuits are fabricated by using 0.18 mu m standard CMOS process. The remote powering is realized by using two spiral coils and a class-E type power amplifier working at 13.56 MHz.

Ieee2012

Chargement

Ultra Low Power Multi-Operand Adder Architecture for Subthreshold Circuits

Cyril Botteron, Pierre-André Farine

Subthreshold logic can dramatically reduce energy consumption, if the increased circuit delay is of secondary importance. To gain widespread adoption of this design technique (where V-dd < V-th), one of the important consideration is to improve the energy efficiency of the digital circuits through lowering the minimum energy point. In this paper, we propose a Ultra Low Power Multi Operand Adder (ULP-MOA) architecture capable of operating at subthreshold voltages. Using SPICE simulation, we have evaluated the energy and delay performance of the proposed ULP-MOA architecture and compared them with various traditional multi operand adder architectures. We show that the proposed adder architecture has lower optimal voltage point and less energy consumption; e. g. 7 operands, 8 bits consume 13.7 f J at 250mV when compared with the same size traditional ripple carry adder based multi operand adder (RC-MOA) that consumes 22.4 f J at 300mV; representing 63% net energy saving per multi operand addition. In addition, the proposed ULP-MOA has lower delay (271ns) than the RC-MOA (292ns) and same area overhead (1728 transistors).

Ieee Service Center, 445 Hoes Lane, Po Box 1331, Piscataway, Nj 08855-1331 Usa2011

Chargement