Couvre le modèle de transistor MOS Shockley, les grilles logiques CMOS, le fonctionnement du transistor, les paramètres de conception et les caractéristiques I-V.
Couvre la conception des sous-systèmes de chemin de données, en se concentrant sur les composants combinatoires de base et diverses options de mise en œuvre pour les additionneurs, les multiplicateurs et les leviers de vitesses.
Couvre les considérations de conception pour les circuits NAND tridimensionnels, en se concentrant sur le dimensionnement des transistors et l'optimisation des performances.
Introduit les additionneurs de préfixes parallèles, une approche systématique pour concevoir des architectures d'additionneurs optimisées avec différents types tels que RCA, Sklansky, Brent Kung, Kogge Stone et CIA.
